Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007)最新文献

AdXen: Uma Ferramenta para Administração de Arquiteturas Virtualizadas Distribuídas Baseadas em Xen AdXen:基于Xen的分布式虚拟化体系结构管理工具

Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007) Pub Date : 2007-10-24 DOI: 10.5753/wscad.2007.18752

G. Koslovski, Márcio Parise Boufleur, A. Charão

{"title":"AdXen: Uma Ferramenta para Administração de Arquiteturas Virtualizadas Distribuídas Baseadas em Xen","authors":"G. Koslovski, Márcio Parise Boufleur, A. Charão","doi":"10.5753/wscad.2007.18752","DOIUrl":"https://doi.org/10.5753/wscad.2007.18752","url":null,"abstract":"O monitor de máquinas virtuais Xen permite a execução simultânea de diversos sistemas operacionais sobre uma arquitetura real, compartilhando os recursos de hardware existentes. Esta tecnologia vem se popularizando como uma solução para consolidação de servidores e gerenciamento de clusters e redes de computadores. Em ambientes virtualizados, há diversas tarefas administrativas para manipulação e gerenciamento dos sistemas operacionais hospedados. Originalmente, Xen não oferece uma interface para gerenciamento de ambientes virtualizados distribuídos, tornando esta tarefa complexa para administradores. Este artigo apresenta o desenvolvimento de uma ferramenta denominada AdXen, para administração de arquiteturas virtualizadas baseadas em Xen. O projeto dessa ferramenta teve como foco os ambientes virtualizados distribuídos, formados por vários computadores interligados executando múltiplas máquinas virtuais. Ao longo do artigo, discute-se as principais questões de projeto e implementação de AdXen e avalia-se as vantagens desta ferramenta frente a outras soluções para administração de arquiteturas virtualizadas.","PeriodicalId":244503,"journal":{"name":"Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007)","volume":"59 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2007-10-24","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"122173979","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}

引用次数: 0

Implementações de Algoritmos Paralelos FPT para o Problema da k-Cobertura por Vértices utilizando Clusters e Grades Computacionais 利用集群和计算网格实现顶点k覆盖问题的并行FPT算法

Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007) Pub Date : 2007-10-24 DOI: 10.5753/wscad.2007.18764

Henrique Mongelli, Rodrigo Cesar Sakamoto

{"title":"Implementações de Algoritmos Paralelos FPT para o Problema da k-Cobertura por Vértices utilizando Clusters e Grades Computacionais","authors":"Henrique Mongelli, Rodrigo Cesar Sakamoto","doi":"10.5753/wscad.2007.18764","DOIUrl":"https://doi.org/10.5753/wscad.2007.18764","url":null,"abstract":"Em muitas aplicações problemas NP-completos precisam ser solucionados de forma exata. Um método promissor para tratar com alguns problemas intratáveis é através da Complexidade Parametrizada que divide a entrada do problema em uma parte principal e um parâmetro. A parte principal contribui polinomialmente com a complexidade total do problema, enquanto que o parâmetro é responsável pela explosão combinatorial. Consideramos o algoritmo paralelo FPT de Cheetham para solucionar o problema da k-Cobertura por Vértices e a implementação refinada e melhorada de Hanashiro. Como este é um problema em que grande parte do tempo de execução é feita de forma independente, sem a necessidade de comunicação entre os processadores, a utilização de grades computacionais torna-se bastante aplicável, com a possibilidade do emprego de um número grande de processadores. Este trabalho envolve a implementação no Integrade de algoritmos FPT paralelos para o problema da k-Cobertura por vértices. A grade computacional dos testes utiliza o middleware desenvolvido no Projeto Integrade. Estes algoritmos foram implementados usando a biblioteca BSPLib do Integrade e mostraram um desempenho muito bom e que pode ser melhorado com a adição de novos processadores. Em nossos experimentos no Integrade, em comparação a implementação em cluster, obtivemos tempos paralelos melhores do que os relatados por Hanashiro.","PeriodicalId":244503,"journal":{"name":"Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007)","volume":"37 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2007-10-24","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"133502334","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}

引用次数: 0

Um Algoritmo de Reconfiguração da Associatividade em Memórias Cache 一种缓存内存关联重构算法

Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007) Pub Date : 2007-10-24 DOI: 10.5753/wscad.2007.18761

Roberto B. Kerr Jr., Edson T. Midorikawa

引用次数: 1

Sistema Selecionador de Recursos Computacionais de Grade baseado na Interoperabilidade de Múltiplas Ontologias 基于多本体互操作性的网格计算资源选择器系统

Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007) Pub Date : 2007-10-24 DOI: 10.5753/wscad.2007.18753

A. P. Silva, M. R. Dantas

引用次数: 0

Obtendo Desempenho Através de Mobilidade Forte de Código 通过强大的代码移动性获得性能

Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007) Pub Date : 2007-10-24 DOI: 10.5753/wscad.2007.18757

Gustavo Lermen, Fabiane Cristine Dillenburg, J. Barbosa

引用次数: 0

Analisando a Predição de Desempenho com os Modelos Analíticos Gerados pela Metodologia PEMPIs-Het 用PEMPIs- heet方法生成的分析模型分析性能预测，并对其进行分析

Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007) Pub Date : 2007-10-24 DOI: 10.5753/wscad.2007.18765

J. M. Laine, Edson T. Midorikawa

引用次数: 1

Explorando o Espaço de Projeto com o Objetivo de Redução do Consumo de Energia usando Reduced Bit-width Instruction Set Architecture (rISA) 利用减少位宽指令集架构(rISA)探索设计空间以降低功耗

Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007) Pub Date : 2007-10-24 DOI: 10.5753/wscad.2007.18746

J. Silva, F. R. Wagner, Sandro Neves Soares

{"title":"Explorando o Espaço de Projeto com o Objetivo de Redução do Consumo de Energia usando Reduced Bit-width Instruction Set Architecture (rISA)","authors":"J. Silva, F. R. Wagner, Sandro Neves Soares","doi":"10.5753/wscad.2007.18746","DOIUrl":"https://doi.org/10.5753/wscad.2007.18746","url":null,"abstract":"Este trabalho apresenta um framework para a exploração do espaço de projeto usando Reduced Bitwidth Instruction Set Architecture (rISA). rISA é um recurso arquitetural empregado para a redução de código e, também, para a redução do consumo de energia em processadores embarcados. O framework rISA herda, da sua infraestrutura de modelagem, recursos que o distinguem de outras ferramentas, relacionados à facilidade de acesso e de uso. Além disso, ele implementa um algoritmo de redução de código que tem, como diferencial, um tratamento mais eficiente dos desvios reduzidos. O uso deste framework permitiu a descoberta de um novo formato rISA, não considerado por outros trabalhos correlatos, que é mais simples e que apresenta melhores resultados do que outros conjuntos mais complexos em termos de redução no consumo de energia. A simplicidade deste novo formato advém do emprego de menos instruções no algoritmo de redução e os resultados obtidos, em experimentos com programas do MiBench, foram superiores a propostas anteriores em até 14%.","PeriodicalId":244503,"journal":{"name":"Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007)","volume":"63 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2007-10-24","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"124420167","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}

引用次数: 0

Utilizando Adaptação Consciente da Aplicação No Acesso a Arquivos em um Ambiente Pervasivo 在普适环境中使用有意识的应用程序适应文件访问

Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007) Pub Date : 2007-10-24 DOI: 10.5753/wscad.2007.18758

G. Frainer, Luciano Cavalheiro da Silva, C. Geyer, Iara Augustin, Adenauer C. Yamin

引用次数: 0

Influência do Compartilhamento de Cache L2 em um Chip Multiprocessado sob Cargas de Trabalho com Conjuntos de Dados Contíguos e Não Contíguos 在具有连续和非连续数据集的工作负载下，多处理芯片上L2缓存共享的影响

Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007) Pub Date : 2007-10-24 DOI: 10.5753/wscad.2007.18749

Marco A. Z. Alves, H.C.F. Freitas, F. R. Wagner, P. Navaux

{"title":"Influência do Compartilhamento de Cache L2 em um Chip Multiprocessado sob Cargas de Trabalho com Conjuntos de Dados Contíguos e Não Contíguos","authors":"Marco A. Z. Alves, H.C.F. Freitas, F. R. Wagner, P. Navaux","doi":"10.5753/wscad.2007.18749","DOIUrl":"https://doi.org/10.5753/wscad.2007.18749","url":null,"abstract":"As diversas pesquisas e projetos de chips multiprocessados apontam na direção do uso da cache L2 compartilhada. No entanto, ainda está muito cedo para definir um modelo de compartilhamento à cache L2 que atenda às necessidades de desempenho dos futuros processadores multi-core. O objetivo deste artigo é apresentar resultados do projeto de um chip multiprocessado com vários agrupamentos de núcleos compartilhando a mesma cache L2 sob cargas de trabalho com conjuntos de dados contíguos e não contíguos. Os resultados apresentados mostram que a proximidade dos dados da aplicação paralela exerce forte influência sobre o desempenho nas diversas organizações de agrupamentos de processadores. Para a carga de trabalho com dados contíguos houve um aumento de desempenho de até 0,93% e uma redução na taxa de faltas da cache L2 de até 85,20% para leitura e aumento da taxa de faltas de até 59,07% para escrita. No conjunto de dados não contíguos houve uma degradação do desempenho de até 0,11%, mas com redução na taxa de faltas da cache L2 de até 82% para leitura e aumento na taxa de faltas para escrita de até 62,07%.","PeriodicalId":244503,"journal":{"name":"Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007)","volume":"65 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2007-10-24","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"114907726","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}

引用次数: 0

RSTm: Reusando Especulativamente Acessos à Memória RSTm:投机性重用内存访问

Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007) Pub Date : 2007-10-24 DOI: 10.5753/wscad.2007.18747

Luiz S. Laurino, P. Navaux, T. G. S. D. Santos, Maurício L. Pilla

{"title":"RSTm: Reusando Especulativamente Acessos à Memória","authors":"Luiz S. Laurino, P. Navaux, T. G. S. D. Santos, Maurício L. Pilla","doi":"10.5753/wscad.2007.18747","DOIUrl":"https://doi.org/10.5753/wscad.2007.18747","url":null,"abstract":"Técnicas de reuso e previsão de valores são alternativas para aumentar o desempenho em arquiteturas de processadores, já que permitem que instruções com dependências verdadeiras e de controle tenham seus resultados no mesmo ciclo. No entanto, arquiteturas que utilizam esses mecanismos não costumam incorporar os acessos à memória como parte das instruções que podem ser reusadas. Neste artigo, o RSTm é apresentado, uma versão da arquitetura RST (Reuse through Speculation on Traces) que permite o reuso (especulativo ou não) de acessos à memória. A verificação da reusabilidade de instruções de acesso à memória dá-se com o uso de uma tabela adicional, a Memo Table L, que armazena endereços e valores dos acessos reusáveis. Esta solução não limita o número de instruções de acesso à memória por traço e, também, armazena tanto o endereço como seu respectivo valor, com pequeno custo adicional no hardware. Os experimentos, realizados com benchmarks do SPEC2000int e SPEC2000fp mostram um speedup de até 1,0474 no desempenho do RSTm sobre o mecanismo original e de 1,2019 sobre a arquitetura base.","PeriodicalId":244503,"journal":{"name":"Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2007)","volume":"39 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2007-10-24","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"122566806","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}

引用次数: 0