{"title":"MPSoC Minimalista com Caches Coerentes Implementado num FPGA","authors":"Jorge Tortato Jr, R. A. Hexsel","doi":"10.5753/wscad.2009.17398","DOIUrl":"https://doi.org/10.5753/wscad.2009.17398","url":null,"abstract":"Este artigo descreve o projeto e a implementação de um MPSoC com caches coerentes num FPGA. O sistema pode ser compilado para conter de 1 a 8 processadores MIPS- I, caches de dados coerentes (L1), unidades de gerenciamento de memória, controladores de memória e um barramento multiplexado. O artigo contém uma descrição detalhada da implementação em VHDL, enfocando o sistema de memória. A inicialização do sistema e a sincronização com semáforos é discutida brevemente. Um programa de testes simples é usado para aferir, preliminarmente, o desempenho do sistema.","PeriodicalId":132055,"journal":{"name":"Anais do X Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2009)","volume":"25 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2009-10-28","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"128874270","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
{"title":"Melhorando o Desempenho de Algoritmos do Tipo Branch & Bound em MPI via Escalonador com Roubo Aleatório de Tarefas","authors":"S. D. K. Mor, Nicolas Maillard","doi":"10.5753/wscad.2009.17387","DOIUrl":"https://doi.org/10.5753/wscad.2009.17387","url":null,"abstract":"Nossa principal contribuição é a integração de um modelo de escalonamento distribuído por roubo de tarefas para computação em MPI capaz de otimizar o desempenho de programas do tipo Branch & Bound. Esse escalonador é introduzido em tempo de compilação e é independente da distribuição MPI usada. Resultados experimentais mostram que se pode obter um ganho de até 80% no desempenho, mantendo o speedup próximo ao linear e sem a perda do consumo linear de memória. Esses ganhos se confirmam mesmo em um ambiente de processadores homogêneos, que tendem a produzir um menor desbalanceamento da carga de trabalho.","PeriodicalId":132055,"journal":{"name":"Anais do X Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2009)","volume":"48 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2009-10-28","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"123287019","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
Á. Fazenda, Jairo Panetta, L. F. Rodrigues, Daniel M. Katsurayama, L. F. Motta, P. Navaux
{"title":"Escalabilidade de aplicação operacional em ambiente massivamente paralelo","authors":"Á. Fazenda, Jairo Panetta, L. F. Rodrigues, Daniel M. Katsurayama, L. F. Motta, P. Navaux","doi":"10.5753/wscad.2009.17389","DOIUrl":"https://doi.org/10.5753/wscad.2009.17389","url":null,"abstract":"A demanda constante para melhorar a qualidade de previsões numéricas do tempo obriga o uso de computadores progressivamente mais potentes. Com a popularização de processadores “multicore”, o uso de sistemas com muitas centenas de processadores tornou-se economicamente viável. Este trabalho investiga como escalar o paralelismo de uma aplicação operacional para a previsão do tempo que executa eficientemente em muitas dezenas de processadores para máquinas com muitas centenas de processadores. A investigação determinou as limitações da aplicação, suas surpreendentes causas e permitiu desenvolver uma solução eficiente que atinge a escala de paralelismo desejado.","PeriodicalId":132055,"journal":{"name":"Anais do X Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2009)","volume":"19 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2009-10-28","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"127612546","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
{"title":"Experimentos com Gerenciamento de Contenção em uma Memória Transacional com Suporte em Software","authors":"Fernando Kronbauer, S. Rigo","doi":"10.5753/wscad.2009.17391","DOIUrl":"https://doi.org/10.5753/wscad.2009.17391","url":null,"abstract":"Devido à grande disseminação recente de arquiteturas paralelas, mais e mais programadores são expostos aos problemas relacionados ao uso dos mecanismos tradicionais de controle de concorrência. Memórias transacionais têm sido propostas como um meio de aliviar as dificuldades encontradas ao escreverem-se programas paralelos. Neste trabalho exploramos um sistema de memória transacional em software (STM), apresentando uma abordagem nova para gerenciar a contenção entre transações, que leva em consideração os padrões de acesso aos diferentes dados de um programa ao escolher o gerenciador de contenção usado para o acesso a estes dados. Elaboramos uma modificação da plataforma de STM que nos permite realizar esta associação entre dados e gerenciamento de contenção, e realizamos uma caracterização baseada nos padrões de acesso aos dados de um programa executando em diferentes sistemas de computação.","PeriodicalId":132055,"journal":{"name":"Anais do X Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2009)","volume":"43 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2009-10-28","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"124449678","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
J. Silva, J. Rosa, J. Barbosa, Laerte Franco, D. N. F. Barbosa, Luiz A. M. Palazzo
{"title":"Um Modelo para Gerenciamento de Trilhas em Ambientes de Computação Móvel","authors":"J. Silva, J. Rosa, J. Barbosa, Laerte Franco, D. N. F. Barbosa, Luiz A. M. Palazzo","doi":"10.5753/wscad.2009.17408","DOIUrl":"https://doi.org/10.5753/wscad.2009.17408","url":null,"abstract":"Nos ambientes de computação móvel, o acompanhamento da mobilidade permite a adaptação das aplicações aos contextos percorridos pelo usuário (ciência de contexto). Nos últimos anos, o uso conjunto de contextos e perfis de usuários vem sendo considerado uma oportunidade para a distribuição de conteúdo. Além disso, o aprimoramento e a ampla adoção dos sistemas de localização vêm estimulando ainda mais o acompanhamento da mobilidade, viabilizando o uso de Trilhas. Uma trilha consiste no histórico dos contextos visitados por um usuário durante um período. Este artigo propõe um modelo para o gerenciamento de trilhas. Considera-se que a Ciência de Trilhas é uma evolução da proposta de uso conjunto de contextos e perfis. O texto apresenta um protótipo e sua aplicação em um ambiente educacional ubíquo para a distribuição de conteúdo guiada pelas trilhas de aprendizes.","PeriodicalId":132055,"journal":{"name":"Anais do X Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2009)","volume":"20 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2009-10-28","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"126871226","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
{"title":"Escalonamento Realimentado para Diferenciação de Serviços e Garantia de Desempenho em ambientes SOA com requisitos Soft-RT","authors":"Priscila T. M. Saito, P. N. Nobile, F. J. Monaco","doi":"10.5753/wscad.2009.17386","DOIUrl":"https://doi.org/10.5753/wscad.2009.17386","url":null,"abstract":"Trabalhos abordando provisão de QoS em nível de aplicação têm recebido crescente atenção. Diversas técnicas de escalonamento têm sido propostas objetivando garantias relativas ou absolutas de responsividade. No primeiro caso, investigam-se algoritmos para diferenciação de serviços baseados em atendimento preferencial à classes de serviço com distintas prioridades; no segundo, pretende-se oferecer garantias de desempenho especificadas para cada classe independentemente uma das outras. A integração de QoS relativa e absoluta não tem sido explorada da mesma forma. Este artigo apresenta uma estratégia de escalonamento realimentado capaz de atender a requisitos de QoS formulados em termos de limites superiores para o tempo médio de resposta das requisições, além de especificar que determinadas classes de usuários terão prioridade sobre outras.","PeriodicalId":132055,"journal":{"name":"Anais do X Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2009)","volume":"27 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2009-10-28","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"133334498","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
A. L. D. Oliveira, Alexandre Plastino, S. L. Martins, Inês Dutra
{"title":"Avaliação de Estratégias de Balanceamento de Carga do Tipo Mestre-Escravo para Aplicações SPMD em Clusters e Grids Computacionais","authors":"A. L. D. Oliveira, Alexandre Plastino, S. L. Martins, Inês Dutra","doi":"10.5753/wscad.2009.17388","DOIUrl":"https://doi.org/10.5753/wscad.2009.17388","url":null,"abstract":"O desempenho de programas paralelos é fortemente influenciado por diferentes fatores dinâmicos de desequilíbrio de carga. A utilização de um algoritmo de balanceamento de carga adequado é essencial para a redução dos efeitos causados por esses fatores de desequilíbrio. Neste trabalho, avalia-se o desempenho de diversas estratégias de balanceamento quando executadas em aplicações SPMD com diferentes características. Os experimentos foram realizados em um cluster e em um grid computacional e foram considerados diversos fatores que podem ocasionar desequilíbrios em um ambiente computacional, tais como: capacidade de processamento, presença de carga externa à aplicação e velocidade de comunicação.","PeriodicalId":132055,"journal":{"name":"Anais do X Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2009)","volume":"18 3","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2009-10-28","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"114395622","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
Nelson A. Gonçalves Junior, R. A. L. Gonçalves, J. Martini
{"title":"Análise de Desempenho de Topologias para Redes em Chip","authors":"Nelson A. Gonçalves Junior, R. A. L. Gonçalves, J. Martini","doi":"10.5753/wscad.2009.17401","DOIUrl":"https://doi.org/10.5753/wscad.2009.17401","url":null,"abstract":"Os avanços nos processos de fabricação de chips têm permitido um constante aumento na quantidade de transistores integrados em uma mesma pastilha de silício, possibilitando a associação de todos os componentes de um computador em um único chip. São os chamados Sistemas em Chip (SoCs – Systems on Chip), cuja complexidade vem aumentando frequentemente com a integração de diversos componentes e exigindo formas eficientes de realizar a comunicação entre esses componentes. Uma abordagem muito discutida atualmente para garantir essa comunicação é a utilização de redes em chip (NoCs – Networks on Chip), que mantêm chaves roteadoras para direcionar os pacotes de dados para seus respectivos destinos e são interligadas de acordo com determinada topologia. Nesse contexto, o presente trabalho busca investigar tais redes, analisando e comparando o desempenho de NoCs com topologias diferentes, para mostrar o impacto que a topologia pode ter no desempenho final de uma rede intra-chip.","PeriodicalId":132055,"journal":{"name":"Anais do X Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2009)","volume":"42 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2009-10-28","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"131727298","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
{"title":"MPI Broadcast com Compressão de Números de Ponto Flutuante","authors":"José J. Camata, Renato Elias, A. Coutinho","doi":"10.5753/wscad.2009.17390","DOIUrl":"https://doi.org/10.5753/wscad.2009.17390","url":null,"abstract":"Aplicações cientificas desenvolvidas para sistemas paralelos de memória distribuída consomem parte do seu tempo total de execução trocando dados entre processos. Portanto, aprimorar o desempenho das rotinas responsáveis pela comunicação vem ganhando cada vez mais importância. Neste contexto, este trabalho investiga a utilização de um algoritmo de compressão de ponto-flutuante na transmissão de mensagens longas. Este algoritmo foi implementado na primitiva broadcast do MPI e foram efetuadas medições de desempenho para diferentes tipos de mensagens em até 512 núcleos de processamento. Os resultados obtidos demonstram que a compressão pode acelerar significativamente o broadcast padrão do MPI.","PeriodicalId":132055,"journal":{"name":"Anais do X Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2009)","volume":"12 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2009-10-28","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"117100293","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
Viviane Lucy S. Souza, V. Medeiros, D. D. O. Lima, Manoel E. de Lima
{"title":"Uma abordagem de alto desempenho para multiplicação de matrizes densas em sistemas reconfiguráveis","authors":"Viviane Lucy S. Souza, V. Medeiros, D. D. O. Lima, Manoel E. de Lima","doi":"10.5753/wscad.2009.17395","DOIUrl":"https://doi.org/10.5753/wscad.2009.17395","url":null,"abstract":"A demanda por máquinas de alto desempenho e por novas estratégias que buscam melhorar o processamento de dados em aplicações de computação científica tem crescido muito nos últimos anos. Algumas novas arquiteturas baseadas em GPU, processadores Cell e FPGA ou ainda plataformas híbridas aparecem como soluções para esses problemas. Neste trabalho nós apresentamos uma arquitetura de alto desempenho para implementação de multiplicação de matrizes densas em uma plataforma comercial híbrida, o RASC (Reconfigurable Application-Specific Computing). O RASC foi desenvolvido pela Silicon Graphics e consiste em uma plataforma composta por um processador de propósito geral acoplado a co-processadores baseados em FPGA. A arquitetura proposta investiga como a solução do problema de multiplicação de matrizes pode tirar proveito das características de uma plataforma com alto grau de paralelismo. Nós também investigamos a escalabilidade do algoritmo e os mecanismos de reuso de dados. Baseado nessas investigações um estudo de caso é sugerido e discutido me detalhes.","PeriodicalId":132055,"journal":{"name":"Anais do X Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2009)","volume":"61 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2009-10-28","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"127534410","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}