Tech. Sci. Informatiques最新文献

{"title":"CERTICLOUD, une plate-forme Cloud IaaS sécurisée","authors":"Benoît Bertholon, Sébastien Varrette, Pascal Bouvry","doi":"10.3166/tsi.31.1121-1152","DOIUrl":"https://doi.org/10.3166/tsi.31.1121-1152","url":null,"abstract":"Resume La securite des Clouds est un aspect essentiel qui n’est pas forcement aborde selon le point de vue de l’utilisateur. En particulier, sur une plate-forme de type Infrastructure-as-a-Service (IaaS), il est actuellement impossible pour un utilisateur de certifier de maniere fiable et securisee que l’environnement qu’il a deploye (typiquement sous forme d’une machine virtuelle) est toujours dans un etat qu’il juge integre et operationnel. Cet article s’attelle a cette tâche en proposant CertiCloud, une plate-forme Cloud de type IaaS qui exploite les concepts developpes dans le cadre du Trusted Computing Group (TCG) mais aussi les elements materiels que sont les Trusted Platform Module (TPM) pour offrir a l’utilisateur un environnement securise et securisant. Ces deux aspects sont garantis par les deux protocoles TCRR (TPM-based Certification of a Remote Resource) et VerifyMyVM qui sont a la base de CertiCloud. Quand le premier permet de certifier l’integrite d’une machine distante et d’echanger une clef de chiffrement symetrique, le second permet a l’utilisateur de s’assurer dynamiquement et a la demande de l’integrite de sa machine virtuelle executee sur les ressources de CertiCloud. Ces deux protocoles etant les briques de base de notre plate-forme, une attention toute particuliere a ete apportee a leurs elaborations. A cet effet, ils ont ete valides avec succes par AVISPA [1] et Scyther [9], deux outils de reference dans le domaine de la verification automatique des protocoles de securite (cette analyse est presentee dans cet article). Ensuite, la plate-forme CertiCloud est detaillee : outre les protocoles TCRR et VerifyMyVM, elle propose le stockage securise des environnements utilisateurs et leurs executions a travers un framework de virtualisation reprenant l’hyperviseur Xen. Quand les ressources physiques sont certifiees par TCRR, l’utilisateur peut utiliser a la demande le protocole VerifyMyVM pour s’assurer de l’integrite de son environnement deploye. Un prototype de CertiCloud a ete realise et nous presentons les premiers resultats experimentaux qui demontrent de la faisabilite et du faible surcout de notre approche sur des scenarios classiquement rencontres sur les infrastructures Cloud de type IaaS.","PeriodicalId":109795,"journal":{"name":"Tech. Sci. Informatiques","volume":"238 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2012-12-30","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"116110988","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}

{"title":"Évaluation de politiques d'adaptation au risque de collisions dans un consensus de type « Fast Paxos »","authors":"I. Moise, Michel Hurfin, Jean-Pierre Le Narzul, Frédéric Majorczyk","doi":"10.3166/tsi.31.1301-1325","DOIUrl":"https://doi.org/10.3166/tsi.31.1301-1325","url":null,"abstract":"Aucune collision ne se produit durant une instance de consensus si toutes les valeurs proposees durant ce consensus sont identiques. Afin de reduire le temps necessaire a une prise de decision, certains protocoles de consensus anticipent sur le fait qu'aucune collision ne se produira au cours du prochain consensus execute. Ce principe de conception a notamment ete etudie par Lamport qui a propose une variante au protocole Paxos, appelee Fast Paxos. En l'absence de collision, un gain de temps est observe. Malheureusement, le fait de declencher cette optimisation revient a faire un pari sur l'avenir et, en cas de collision non prevue, le cout de la procedure de recouvrement s'avere etre bien plus important que le gain initialement escompte. Dans cet article, nous decrivons brievement le protocole Paxos-MIC qui permet d'executer une sequence d'instances de consensus. Apres chaque consensus, le choix d'activer l'optimisation risquee durant le prochain consensus est fait localement et dynamiquement en evaluant une condition de declenchement. Nous etudions differentes conditions de declenchement et nous evaluons les gains susceptibles d'etre obtenus en analysant le comportement du protocole a l'aide d'une trace reelle correspondant a l'activite du site web d'une grande ecole d'ingenieur durant quinze jours consecutifs.","PeriodicalId":109795,"journal":{"name":"Tech. Sci. Informatiques","volume":"14 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2012-12-30","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"127797330","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}

{"title":"Mise en oeuvre de la découverte de services pour des plateformes dynamiques à large échelle","authors":"Florent Chuffart, Haiwu He","doi":"10.3166/tsi.31.1101-1119","DOIUrl":"https://doi.org/10.3166/tsi.31.1101-1119","url":null,"abstract":"La decouverte de services s'avere etre une fonctionnalite critique des plateformes dynamiques a large echelle. Dans le cadre de la plateforme petascale Spades (Servicing Petascale Architecture and DistributEd System), nous avons fait le choix de decentraliser cette fonctionnalite et de la faire reposer sur notre propre structure de donnees en arbre prefixe : la Dlpt (Distributed Lexicographic Placement Table). Dans cet article, nous proposons une mise en oeuvre de ces concepts : l'intergiciel Sbam (Spades BAsed Middleware). Dans un second temps, nous conduisons une serie d'experiences afin d'evaluer la tenue en charge de l'implementation pair a pair proposee. Nous observons le temps d'acces en lecture a la structure.","PeriodicalId":109795,"journal":{"name":"Tech. Sci. Informatiques","volume":"14 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2012-12-30","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"128014874","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}

{"title":"Circuits parallèles à l'Irisa dans les années 1980","authors":"Patrice Frison, P. Quinton","doi":"10.3166/tsi.31.959-968","DOIUrl":"https://doi.org/10.3166/tsi.31.959-968","url":null,"abstract":"From 1983 to 1990, the members of the parallel integrated architectures team (Api) of Irisa designed and developed several special-purpose parallel VLSI chips and invented some tools and methods to design these chips. We briefly present these researches, we put them in their actual technology context, and we highlight their links with French networks of researchers of the same domain.","PeriodicalId":109795,"journal":{"name":"Tech. Sci. Informatiques","volume":"53 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2012-12-30","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"121537721","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}

{"title":"Vers une plate-forme MapReduce tolérant les fautes byzantines","authors":"Luciana Arantes, A. Bessani, Vinicius V. Cogo, Miguel Correia, Pedro Costa, Jonathan Lejeune, M. Piffaretti, Olivier-Gilles Marin, Marcelo Pasin, Pierre Sens, F. Silva, J. Sopena","doi":"10.3166/tsi.31.1079-1099","DOIUrl":"https://doi.org/10.3166/tsi.31.1079-1099","url":null,"abstract":"Les pannes arbitraires sont inherentes aux calculs massivement paralleles tels que ceux vises par le modele MapReduce ; or les implementations courantes du MapReduce ne fournissent pas d’outils permettant de tolerer les fautes byzantines. Il est donc impossible de certifier l’exactitude des resultats obtenus au terme des traitements longs et couteux. Nous presentons dans cet article une architecture permettant de repliquer les tâches dans le modele MapReduce afin de garantir l’integrite des traitements et d’isoler les tâches defaillantes. Dans une premiere etude de performances nous avons evalue certains mecanismes lies a la replication. Une seconde etude, effectuee avec un prototype implementant l’ensemble de l’architecture, a permis de valider certains choix en montrant qu’il est possible de minimiser le surcout de la tolerance aux fautes byzantines.","PeriodicalId":109795,"journal":{"name":"Tech. Sci. Informatiques","volume":"92 ","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2012-12-30","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"120883328","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}

{"title":"Équilibrage dynamique avec nombre variable de processeurs par une méthode de repartitionnement de graphe","authors":"Clement Vuchener, Aurélien Esnard","doi":"10.3166/tsi.31.1251-1271","DOIUrl":"https://doi.org/10.3166/tsi.31.1251-1271","url":null,"abstract":"L'equilibrage dynamique de charge est une etape cruciale qui conditionne la performance des codes adaptatifs dont l'evolution de la charge est difficilement previsible. Neanmoins, l'ensemble des travaux dans ce domaine se limitent--a notre connaissance--au cas ou le nombre de processeurs est fixe initialement et n'est pas remis en cause lors de l'equilibrage. Cela peut s'averer particulierement inefficace, notamment du point de vue de la consommation des ressources. Nous proposons dans cet article deux nouveaux algorithmes de repartitionnement de graphe permettant de faire varier le nombre de processeurs, en supposant que la charge du graphe est deja equilibree. Ces algorithmes optimisent conjointement la coupe et la migration des donnees en s'appuyant sur un modele de partitionnement de graphe a sommets fixes. Des resultats experimentaux valident nos travaux en les comparant a d'autres approches.","PeriodicalId":109795,"journal":{"name":"Tech. Sci. Informatiques","volume":"11 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2012-12-30","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"124296788","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}

{"title":"Les machines parallèles en France (1986-1996)","authors":"T. Priol","doi":"10.3166/tsi.31.969-986","DOIUrl":"https://doi.org/10.3166/tsi.31.969-986","url":null,"abstract":"","PeriodicalId":109795,"journal":{"name":"Tech. Sci. Informatiques","volume":"1 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2012-12-30","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"122821571","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}

{"title":"Programmation unifiée multi-accélérateur avec OpenCL","authors":"S. Henry, A. Denis, Denis Barthou","doi":"10.3166/tsi.31.1233-1249","DOIUrl":"https://doi.org/10.3166/tsi.31.1233-1249","url":null,"abstract":"Le standard OpenCL propose une interface de programmation basee sur un paralle- lisme de tâches et supportee par differents types d'unites de calcul (GPU, CPU, Cell. . . ). L'une des caracteristiques d'OpenCL est que le placement des tâches sur les differentes unites de cal- cul doit etre fait manuellement. Pour une machine hybride disposant par exemple de multicœur et d'accelerateur(s), l'equilibrage de charge entre les differentes unites est tres difficile a obte- nir a cause de cette contrainte. C'est particulierement le cas des applications dont le grain et le nombre des tâches varient au cours de l'execution. Il en decoule par ailleurs que le passage a l'echelle d'une application OpenCL est limitee dans le contexte d'une machine hybride. Nous proposons dans cet article de remedier a cette limitation en creant une unite virtuelle et paral- lele de calcul, regroupant les differentes unites de la machine. Le placement manuel d'OpenCL cible cette unite virtuelle, et la responsabilite du placement sur les unites reelles est laissee a un support executif. Ce support executif se charge d'effectuer les transferts de donnees et les placements des tâches sur les unites reelles. Nous montrons que cette solution permet de simpli- fier grandement la programmation d'applications pour architectures hybrides et cela de facon efficace.","PeriodicalId":109795,"journal":{"name":"Tech. Sci. Informatiques","volume":"197 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2012-12-30","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"115241418","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}

{"title":"Polyèdres et compilation","authors":"François Irigoin, M. Amini, Corinne Ancourt, Fabien Coelho, Béatrice Creusillet, Ronan Keryell","doi":"10.3166/tsi.31.987-1019","DOIUrl":"https://doi.org/10.3166/tsi.31.987-1019","url":null,"abstract":"La premiere utilisation de polyedres pour resoudre un probleme de compilation, la parallelisation automatique de boucles en presence d'appels de procedure, a ete decrite et implemente il y a pres de trente ans. Le modele polyedrique est maintenant reconnu internationalement et est en phase d'integration dans le compilateur GCC, bien que la complexite exponentielle des algorithmes associes ait ete pendant tres longtemps un motif justifiant leur refus pur et simple. L'objectif de cet article est de donner de nombreux exemples d'utilisation des polyedres dans un compilateur optimiseur et de montrer qu'ils permettent de poser des conditions simples pour garantir la legalite de transformations.","PeriodicalId":109795,"journal":{"name":"Tech. Sci. Informatiques","volume":"39 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2012-12-30","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"133988434","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}

{"title":"Algorithme autostabilisant construisant un petit ensemble k-dominant","authors":"A. Datta, Stéphane Devismes, Karel Heurtefeux, Lawrence L. Larmore, Yvan Rivierre","doi":"10.3166/tsi.31.1273-1299","DOIUrl":"https://doi.org/10.3166/tsi.31.1273-1299","url":null,"abstract":"RESUME. Nous proposons un algorithme distribue, asynchrone, silencieux et autostabilisant calculant un ensemble k-dominant minimal d’un reseau identifie quelconque de n processus. La taille de l’ensemble k-dominant calcule est d’au plus ⌈ n k+1 ⌉ processus. A partir d’un transformateur presente egalement dans cet article, nous obtenons une solution fonctionnant sous un ordonnanceur inequitable (le plus general des ordonnanceurs). Notre solution stabilise en O(n) rondes et O(Dn) pas de calcul, ou D est le diametre du reseau. Enfin, elle necessite O(log k + log n+ k log N k ) bits de memoire par processus ou N est un majorant de n.","PeriodicalId":109795,"journal":{"name":"Tech. Sci. Informatiques","volume":"65 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2012-12-30","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"126496003","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}