二维材料，Science！

背景：随着硅基晶体管逼近物理缩放极限，二维半导体材料因其原子级薄层沟道而备受关注。但二维材料与金属或绝缘体之间存在约3 Å的范德华间隙，该间隙在电学上表现为低介电常数层，对器件性能产生双向影响：它既是抑制栅极漏电的隧穿势垒，又会削弱栅极的静电控制并增加接触电阻。研究目的：本研究旨在精确界定范德华间隙的“电学有效厚度”及其对二维晶体管缩放极限的影响，系统量化其在栅堆叠和金属接触中的双重作用，并评估多种候选介电材料在真实界面条件下的最小可达等效氧化层厚度（EOT）。结论：研究发现，范德华间隙的电学有效厚度仅为1.4±0.2 Å，但其极低的介电常数（约2）可贡献高达约2.7 Å的等效氧化层厚度，严重消耗了IRDS路线图所允许的栅电容预算。对于高κ材料，间隙和界面死层共同将最小可达EOT推高至7 Å以上，使其无法满足6 Å的目标值。同时，该间隙能将金属-二维半导体接触电阻提升数个数量级，使其远低于2030年后晶体管对源漏电阻的指标要求。本文指出，通过“拉链式”准共价界面消除范德华间隙是实现二维材料器件持续缩放的关键，为二维半导体器件的界面工程指明了方向。