芯片路径延迟建模：多参数分布提升极端分位点估计精度 | MDPI JLPEA

本文研究了在集成电路纳米尺度下芯片路径延迟的统计建模问题，特别是在近阈值电压下的非线性和偏斜分布情况。传统的正态分布假设在极端分位点估计中存在较大误差，影响设计余量和能效优化。研究提出了两种多参数分布模型——Pearson IV型分布和六项式Metalog分布，以提升极端分位点估计精度。通过22 nm商用微控制器的时序分析数据验证，发现Metalog分布在单路径和多路径延迟分布建模中表现最优，显著降低了正态分布的相对误差范围。研究结果为近阈值电压设计提供了高精度统计模型，并提出了未来优化的方向。