新加坡南洋理工大学：高速度与高能效的进位前瞻加法器 | MDPI JLPEA

本文介绍了新加坡南洋理工大学Padmanabhan Balasubramanian团队在Journal of Low Power Electronics and Applications (JLPEA)上发表的研究，提出了一种新型的高速度和高能效的进位前瞻加法器设计。研究背景是现代电子系统对加法器的性能要求日益提高，传统进位前瞻加法器在能效方面存在优化空间。研究目的是通过优化逻辑结构、动态电压调整和并行处理机制，实现加法器的高速度和高能效。研究结果表明，改进后的设计在45 nm CMOS工艺下，延迟降低了约30%，功耗降低了约25%，芯片面积减少了约15%。结论是该设计为高性能、低功耗的加法器提供了新的思路，具有广泛的应用前景，如移动设备、嵌入式系统和高性能计算领域。