0.5 /spl mu/m silicon bipolar transistor technology for analog applications

Proceedings of IEEE Bipolar/BiCMOS Circuits and Technology Meeting Pub Date : 1994-10-10 DOI:10.1109/BIPOL.1994.587897

H. Nakajima, N. Itoh, K. Inou, T. Iinuma, S. Matsuda, C. Yoshino, Y. Katsumata, H. Iwai

引用次数: 2

Abstract

A silicon bipolar technology for low power analog applications with a 0.5 /spl mu/m design rule has been developed. A maximum fT value of 24 GHz (@ VCE=2 V, IC=260 /spl mu/A) is obtained, as well as a 1/32 prescaler free-run frequency of 8.0 GHz (@ VCC=5 V, IC=600 /spl mu/A).

查看原文本刊更多论文

0.5 /spl mu/m硅双极晶体管技术用于模拟应用

开发了一种低功耗模拟应用的硅双极技术，设计规则为0.5 /spl mu/m。最大fT值为24 GHz (@ VCE=2 V, IC=260 /spl mu/A)，以及1/32预分频器自由运行频率为8.0 GHz (@ VCC=5 V, IC=600 /spl mu/A)。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

Proceedings of IEEE Bipolar/BiCMOS Circuits and Technology Meeting

自引率

0.00%

发文量