查看最新文献
订阅
分享
958发文信息
历年影响因子
历年发表
投稿信息
Proceedings of the Fifth Asian Test Symposium (ATS'96) - 最新文献
Two modeling techniques for CMOS circuits to enhance test generation and fault simulation for bridging faults
Pub Date : 1996-11-20 DOI: 10.1109/ATS.1996.555154 Kuen-Jong Lee, Jing-Jou TangOn current testing of Josephson logic circuits using the 4JL gate family
Pub Date : 1996-11-20 DOI: 10.1109/ATS.1996.555158 Teruhiko Yamada, Tsuyoshi SasakiInvalid state identification for sequential circuit test generation
Pub Date : 1996-11-20 DOI: 10.1109/ATS.1996.555128 Hsing-Chung Liang, Chung-Len Lee, Jwu-E Chen
免责声明：
本页显示期刊或杂志信息，仅供参考学习，不是任何期刊杂志官网，不涉及出版事务，特此申明。如需出版一切事务需要用户自己向出版商联系核实。若本页展示内容有任何问题，请联系我们，邮箱：info@booksci.cn，我们会认真核实处理。
本页显示期刊或杂志信息，仅供参考学习，不是任何期刊杂志官网，不涉及出版事务，特此申明。如需出版一切事务需要用户自己向出版商联系核实。若本页展示内容有任何问题，请联系我们，邮箱：info@booksci.cn，我们会认真核实处理。
京公网安备 11010802042870号
