有效联合乘法/存储单元使用多操作并行前缀加法器

A. Абиная, M. Махешвари
{"title":"有效联合乘法/存储单元使用多操作并行前缀加法器","authors":"A. Абиная, M. Махешвари","doi":"10.20535/s0021347022040057","DOIUrl":null,"url":null,"abstract":"В статье разработаны и реализованы различные мультиоперандные параллельные префиксные сумматоры в объединенном блоке умножения/накопления MAC (multiply-accumulate). Мультиоперандное суммирование — улучшенный метод по сравнению с методом с использованием набора 2-операндных сумматоров во многих арифметических приложениях. Также, параллельный префиксный сумматор является одним из наиболее быстродействующих сумматоров. Таким образом, мультиоперандные сумматоры разрабатываются с использованием различных параллельных префиксных графов, которые используются для реализации объединенного MAC блока. Вначале в работе рассмотрены и проанализированы параллельные префиксные сумматоры. Далее структура данных разработанных сумматоров изменена для выполнения мультиоперандных операций, и разработан MAC блок с использованием различных мультиоперандных сумматоров на базе Xilinx Kintex 7 FPGA. Мультиоперандный сумматор Ладнера–Фишера обеспечивает оптимальные результаты относительно энергопотребления, площади и задержки, по сравнению с существующими аналогами. В соответствии с результатами, полученными в Kintex 7 FPGA, он имеет сниженное на 38,06% энергопотребление, на 17,54% — задержку распространения, и на 26,55% — количество LUT, по сравнению с существующим мультиоперандным сумматором. Соответственно, объединенный MAC блок на основе такого сумматора Ладнера–Фишера обеспечивает снижение энергопотребления на 39,95%, задержку распространения на 16,83%, и количество LUT — на 13,73%, по сравнению с классическим МАС блоком.","PeriodicalId":233627,"journal":{"name":"Известия высших учебных заведений. Радиоэлектроника","volume":"44 1","pages":"0"},"PeriodicalIF":0.0000,"publicationDate":"2022-04-29","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":"0","resultStr":"{\"title\":\"Эффективный объединенный блок умножения/накопления с использованием мультиоперандного параллельного префиксного сумматора\",\"authors\":\"A. Абиная, M. Махешвари\",\"doi\":\"10.20535/s0021347022040057\",\"DOIUrl\":null,\"url\":null,\"abstract\":\"В статье разработаны и реализованы различные мультиоперандные параллельные префиксные сумматоры в объединенном блоке умножения/накопления MAC (multiply-accumulate). Мультиоперандное суммирование — улучшенный метод по сравнению с методом с использованием набора 2-операндных сумматоров во многих арифметических приложениях. Также, параллельный префиксный сумматор является одним из наиболее быстродействующих сумматоров. Таким образом, мультиоперандные сумматоры разрабатываются с использованием различных параллельных префиксных графов, которые используются для реализации объединенного MAC блока. Вначале в работе рассмотрены и проанализированы параллельные префиксные сумматоры. Далее структура данных разработанных сумматоров изменена для выполнения мультиоперандных операций, и разработан MAC блок с использованием различных мультиоперандных сумматоров на базе Xilinx Kintex 7 FPGA. Мультиоперандный сумматор Ладнера–Фишера обеспечивает оптимальные результаты относительно энергопотребления, площади и задержки, по сравнению с существующими аналогами. В соответствии с результатами, полученными в Kintex 7 FPGA, он имеет сниженное на 38,06% энергопотребление, на 17,54% — задержку распространения, и на 26,55% — количество LUT, по сравнению с существующим мультиоперандным сумматором. Соответственно, объединенный MAC блок на основе такого сумматора Ладнера–Фишера обеспечивает снижение энергопотребления на 39,95%, задержку распространения на 16,83%, и количество LUT — на 13,73%, по сравнению с классическим МАС блоком.\",\"PeriodicalId\":233627,\"journal\":{\"name\":\"Известия высших учебных заведений. Радиоэлектроника\",\"volume\":\"44 1\",\"pages\":\"0\"},\"PeriodicalIF\":0.0000,\"publicationDate\":\"2022-04-29\",\"publicationTypes\":\"Journal Article\",\"fieldsOfStudy\":null,\"isOpenAccess\":false,\"openAccessPdf\":\"\",\"citationCount\":\"0\",\"resultStr\":null,\"platform\":\"Semanticscholar\",\"paperid\":null,\"PeriodicalName\":\"Известия высших учебных заведений. Радиоэлектроника\",\"FirstCategoryId\":\"1085\",\"ListUrlMain\":\"https://doi.org/10.20535/s0021347022040057\",\"RegionNum\":0,\"RegionCategory\":null,\"ArticlePicture\":[],\"TitleCN\":null,\"AbstractTextCN\":null,\"PMCID\":null,\"EPubDate\":\"\",\"PubModel\":\"\",\"JCR\":\"\",\"JCRName\":\"\",\"Score\":null,\"Total\":0}","platform":"Semanticscholar","paperid":null,"PeriodicalName":"Известия высших учебных заведений. Радиоэлектроника","FirstCategoryId":"1085","ListUrlMain":"https://doi.org/10.20535/s0021347022040057","RegionNum":0,"RegionCategory":null,"ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":null,"EPubDate":"","PubModel":"","JCR":"","JCRName":"","Score":null,"Total":0}
引用次数: 0

摘要

这篇文章在联合乘法/存储单元MAC (multiply-accumulate)中开发和实现了各种多功能并行前缀。多操作总结是一种改进的方法,而不是在许多算术应用程序中使用2操作加法器集。并行前缀加法器是最快速的加法器之一。因此,多操作加法器是用用于实现统一MAC块的各种并行前缀图开发的。首先,并行前缀加法器被考虑和分析。然后,开发的数据集结构被修改为多操作,MAC block使用不同的多操作集在Xilinx Kintex 7 FPGA上开发。勒德纳-费舍尔多操作加法器提供了与现有类似的能源消耗、面积和延迟相关的最佳结果。根据Kintex 7 FPGA的结果,它的能耗减少了38.06%,传播延迟了17.54%,LUT比现有多操作加法器减少了26.55%。因此,以勒纳-费舍尔为基础的综合MAC块提供了39.95%的电力消耗,16.83%的延迟和13.73%的LUT,而不是典型的MAC块。
本文章由计算机程序翻译,如有差异,请以英文原文为准。
Эффективный объединенный блок умножения/накопления с использованием мультиоперандного параллельного префиксного сумматора
В статье разработаны и реализованы различные мультиоперандные параллельные префиксные сумматоры в объединенном блоке умножения/накопления MAC (multiply-accumulate). Мультиоперандное суммирование — улучшенный метод по сравнению с методом с использованием набора 2-операндных сумматоров во многих арифметических приложениях. Также, параллельный префиксный сумматор является одним из наиболее быстродействующих сумматоров. Таким образом, мультиоперандные сумматоры разрабатываются с использованием различных параллельных префиксных графов, которые используются для реализации объединенного MAC блока. Вначале в работе рассмотрены и проанализированы параллельные префиксные сумматоры. Далее структура данных разработанных сумматоров изменена для выполнения мультиоперандных операций, и разработан MAC блок с использованием различных мультиоперандных сумматоров на базе Xilinx Kintex 7 FPGA. Мультиоперандный сумматор Ладнера–Фишера обеспечивает оптимальные результаты относительно энергопотребления, площади и задержки, по сравнению с существующими аналогами. В соответствии с результатами, полученными в Kintex 7 FPGA, он имеет сниженное на 38,06% энергопотребление, на 17,54% — задержку распространения, и на 26,55% — количество LUT, по сравнению с существующим мультиоперандным сумматором. Соответственно, объединенный MAC блок на основе такого сумматора Ладнера–Фишера обеспечивает снижение энергопотребления на 39,95%, задержку распространения на 16,83%, и количество LUT — на 13,73%, по сравнению с классическим МАС блоком.
求助全文
通过发布文献求助,成功后即可免费获取论文全文。 去求助
来源期刊
自引率
0.00%
发文量
0
×
引用
GB/T 7714-2015
复制
MLA
复制
APA
复制
导出至
BibTeX EndNote RefMan NoteFirst NoteExpress
×
提示
您的信息不完整,为了账户安全,请先补充。
现在去补充
×
提示
您因"违规操作"
具体请查看互助需知
我知道了
×
提示
确定
请完成安全验证×
copy
已复制链接
快去分享给好友吧!
我知道了
右上角分享
点击右上角分享
0
联系我们:info@booksci.cn Book学术提供免费学术资源搜索服务,方便国内外学者检索中英文文献。致力于提供最便捷和优质的服务体验。 Copyright © 2023 布克学术 All rights reserved.
京ICP备2023020795号-1
ghs 京公网安备 11010802042870号
Book学术文献互助
Book学术文献互助群
群 号:604180095
Book学术官方微信