A 28ns CMOS SRAM with bipolar sense amplifiers

1984 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1984.1156709

J. Miyamoto, S. Saitoh, H. Momose, H. Shibata, K. Kanzaki, T. Iizuka

引用次数: 12

Abstract

This report will discuss a 64K×1 SRAM with bipolar sense amplifiers, utilizing both CMOS and bipolar devices with double poly 1.2μm MoSi processing. The SRAM typically accesses in 28ns and has a 20nA standby mode.

查看原文本刊更多论文

带有双极感测放大器的28ns CMOS SRAM

本报告将讨论一个64K×1 SRAM与双极感测放大器，利用CMOS和双极器件与双聚1.2μm MoSi工艺。SRAM通常在28ns访问，并具有20nA待机模式。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

1984 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量