A 256K NMOS DRAM

1984 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1984.1156712

E. Baier, R. Clemen, W. Haug, W. Fischer, R. Mueller, W. Loehlein, H. Barsuhn

引用次数: 3

Abstract

A 80ns 256K n-channel metal-gate DRAM with tour selectable data I/O buffers which permit the chip to be used as 64K×4, 128 × 2, or 256 × 1, with either parallel or serial data transfer at 20ns data rate, will be discussed.

查看原文本刊更多论文

256k nmos DRAM

本文将讨论一种80ns 256K n通道金属门DRAM，该DRAM具有可选的数据I/O缓冲器，允许芯片用作64K×4、128 × 2或256 × 1，并以20ns数据速率进行并行或串行数据传输。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

1984 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量