An ASIC for image dilation and erosion

Euro ASIC '91 Pub Date : 1991-05-27 DOI:10.1109/EUASIC.1991.212857

M. Baatour, J. Rampon, Y. Tertre

引用次数: 0

Abstract

A VLSI chip to compute two morphological operations, dilation and erosion, over discrete black and white images is presented here. The chip contains 96 PEs organized as a 12*8 2D array of processing elements (PEs) performing in an SIMD mode. Each PE is connected to its four neighbors.<>

查看原文本刊更多论文

用于图像膨胀和侵蚀的ASIC

一种VLSI芯片计算两种形态操作，膨胀和侵蚀，在这里提出了离散的黑白图像。该芯片包含96个pe，组织为一个12*8的二维处理元素阵列(pe)，以SIMD模式执行。每台PE都与它的四个邻居相连。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

Euro ASIC '91

自引率

0.00%

发文量