A 64K EPROM using scaled MOS technology

1980 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1980.1156041

G. Perlegos, S. Pathak, A. Renninger, W. Johnson, M. Holler, J. Skupnak, M. Reitsma, G. Kuhn

引用次数: 7

Abstract

This paper will report on a 64Kb static MOS EPROM which combines a two-layer poly self-aligned memory cell together with scaled NMOS periphery technology. Cell size is 0.24μm2/b. Access time is 200ns.

查看原文本刊更多论文

采用缩放MOS技术的64K EPROM

本文将报道一种64Kb的静态MOS EPROM，它结合了两层多自对准存储单元和缩放NMOS外围技术。细胞大小为0.24μm2/b。访问时间为200ns。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

1980 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量