150nm SOI embedded SRAMs with very low SER

2005 IEEE International SOI Conference Proceedings Pub Date : 2005-12-27 DOI:10.1109/SOI.2005.1563583

D. Nelson, H. Liu, K. Golke, A. Kohli

引用次数: 1

Abstract

A split word line design technique that improves the soft error rate (SER) of high performance 150nm SOI embedded SRAMs is presented along with SER results.

查看原文本刊更多论文

150nm SOI嵌入式sram具有非常低的SER

提出了一种可提高高性能150nm SOI嵌入式sram软错误率(SER)的分字线设计技术。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

2005 IEEE International SOI Conference Proceedings

自引率

0.00%

发文量