A trimless 16b digital potentiometer

1984 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1984.1156642

P. Holloway

引用次数: 23

Abstract

Inherent 16b monotonicity overtime and temperature has been achieved in a voltage-segment DAC structure implemented in an N-well CMOS bipolar process by potentiometrically buffering a cascaded second stage across adjacent taps of an untrimmed resistor string. Settling time to 1/2 LSB is 3μs.

查看原文本刊更多论文

一个无修剪的16b数字电位器

在n阱CMOS双极工艺中实现的电压段DAC结构中，通过对未修整电阻串相邻抽头的级联第二级进行电位缓冲，实现了固有的16b单调性和温度。沉降到1/2 LSB的时间为3μs。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

1984 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量