A 40ns 64Mb DRAM With Current-sensing Data-bus Amplifier

1991 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1991-02-13 DOI:10.1109/ISSCC.1991.689086

M. Taguchi, H. Tomita, T. Uchida, Y. Oonishi, K. Sato, T. Ema, M. Higashitani, K. Nakagawa, M. Kanazawa, T. Yabu

引用次数: 13

查看原文本刊更多论文

带电流传感数据总线放大器的40ns 64Mb DRAM

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

自引率

0.00%

发文量