Computer architecture using NMOS technology

1980 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1980.1156143

M. Druke, E. Buckley, R. Gusowski, D. Carberry, R. Feaver, R. March

引用次数: 0

Abstract

A family of NMOS devices for a CPU chip which executes 16-bit register-to-register operations in a single 400ns microcycle, and memory-to-register moves in 2 microcycles, will be described.

查看原文本刊更多论文

采用NMOS技术的计算机体系结构

将描述用于CPU芯片的一系列NMOS器件，这些器件在单个400ns微周期内执行16位寄存器到寄存器操作，并在2微周期内执行存储器到寄存器移动。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

1980 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量