A CMOS macro array

1986 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1986.1156974

Y. Kitamura, K. Furuki, M. Minowa, T. Yamada

引用次数: 1

Abstract

A 1.6μm, 2-level netal, N-well logic array, containing gate array and PLA cells will be reported. The performance and area for a 16b ALU and 16b up-down counter will be compared with a conventional gate array implementation.

查看原文本刊更多论文

CMOS宏阵列

一种1.6μm, 2电平，n阱逻辑阵列，包含门阵列和PLA单元。16b ALU和16b上下计数器的性能和面积将与传统的门阵列实现进行比较。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

1986 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量