A 64Kb CMOS EEROM with on-chip ECC

1984 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1984.1156662

S. Mehrotra, Tsung-Ching Wu, Te-Long Chiu, G. Perlegos

引用次数: 5

Abstract

A 5V-only 64Kb EEROM using a 1.5μm N-well CMOS on epi technology, and featuring a 85μm²two-transistor cell and 33100 mil²die area, will be reported. Address edge detection circuit techniques have resulted in a 100ns typical access time at 50mW active power dissipation.

查看原文本刊更多论文

带有片上ECC的64Kb CMOS EEROM

采用1.5μm n阱CMOS on epi技术的5V-only 64Kb EEROM，具有85μ m22的双晶体管电池和33100 mil2的芯片面积。地址边缘检测电路技术在50mW有功功耗下实现了100ns的典型访问时间。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

1984 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量