Digital error correction to increase speed of successive approximation

1986 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1986.1156996

K. Bacrania

引用次数: 2

Abstract

A digital correction procedure that reduces the conversion time of a standard 12b A/D converter from 12μs to 7μs with but a 15% increase in die area will be presented.

查看原文本刊更多论文

数字误差校正，提高逐次逼近的速度

本文提出了一种将标准12b A/D转换器的转换时间从12μs减少到7μs的数字校正方法，但芯片面积增加了15%。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

1986 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量