A 64Kb CMOS RAM

1982 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1982.1156311

S. Konishi, J. Matsunaga, T. Ohtani, M. Sekine, M. Isobe, T. Iizuka, Y. Uchida, S. Kohyama

引用次数: 31

Abstract

This report will cover the design of a fault-tolerant 8K×8b static RAM using a double polysilicon CMOS technology. Memory access is 70ns typically, while consuming 15mW operating power and 10μW standby power.

查看原文本刊更多论文

64Kb CMOS RAM

本报告将介绍采用双多晶硅CMOS技术的容错8K×8b静态RAM的设计。内存访问通常为70ns，工作功率为15mW，待机功率为10μW。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

1982 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量