Power Dissipation Measurements on Recovered Energy Logic

Proceedings of 1994 IEEE Symposium on VLSI Circuits Pub Date : 1994-06-09 DOI:10.1109/VLSIC.1994.586170

R. T. Hinman, F. Martin, Schlecht

引用次数: 21

Abstract

Recovered Energy Logic is a low power logic topology powered and clocked by a single ac supply volt- age. This paper describes the operation of the circuit and presents measurements showing that this approach can re- duce dissipation by a factor of 5 to 17 over conventional CMOS logic.

查看原文本刊更多论文

回收能量逻辑的功耗测量

回收能量逻辑是一个低功耗逻辑拓扑供电和时钟由一个单一的交流电源电压。本文描述了电路的工作原理，并给出了测量结果，表明这种方法可以比传统的CMOS逻辑减少5到17倍的耗散。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

Proceedings of 1994 IEEE Symposium on VLSI Circuits

自引率

0.00%

发文量