A multi step parallel 10b 1.5µs ADC

1984 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1984.1156706

M. Kolluri

引用次数: 0

Abstract

The application of a multi-step parallel A/D conversion technique, consisting of a single three-position-switchable current-output DAC, a nonlinearity corrected resistor string and a buffered comparator array, to a 10b 1.5μs ADC, will be described.

查看原文本刊更多论文

多步并行10b1.5 µs ADC

本文将介绍一种多步并行a /D转换技术的应用，该技术由单个三位置可切换电流输出DAC、非线性校正电阻串和缓冲比较器阵列组成，用于10b 1.5μs ADC。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

1984 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量