A 16ns 2K×8b CMOS SRAM

1984 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1984.1156620

N. Okazaki, T. Komatsu, N. Hoshi, K. Tsuboi, T. Shimada

引用次数: 0

Abstract

This report will cover a 2K × 8b SRAM using 1.5μm CMOS technology with platinum silicide gate electrodes and single layer aluminum. Typical access time is 16ns, and power dissipation is 150mW at 1MHz.

查看原文本刊更多论文

16ns 2K×8b CMOS SRAM

本报告将介绍采用1.5μm CMOS技术的2K × 8b SRAM，该SRAM采用硅化铂栅极和单层铝。典型接入时间为16ns, 1MHz时功耗为150mW。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

1984 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量