A 4-quadrant MOS analog multiplier

1982 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1982.1156358

D. Soo, R. Meyer

引用次数: 4

Abstract

A 4-quadrant MOS analog multiplier, which achieves linearity better than 0.3% at 75% of full-scale swing, a bandwidth of dc-1.5 MHz and output noise 77dB below full scale, will be reported. Active area is 450 mil2.

查看原文本刊更多论文

四象限MOS模拟乘法器

将报道一种4象限MOS模拟倍增器，在满量程摆幅的75%下实现优于0.3%的线性度，带宽为dc-1.5 MHz，输出噪声低于满量程77dB。有效面积450平方米。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

1982 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量