Fully static 16Kb bulk CMOS RAM

1980 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1980.1156077

T. Iizuka, K. Ochii, T. Ohtani, T. Kondo, S. Koyhama

引用次数: 10

Abstract

A coplanar Si-gate CMOS process used in the design of a fully static 16Kb bulk CMOS RAM with a six-transistor cell will be covered. RAM offers a typical 95ns access time with 200mW power dissipation and 1μW standby power.

查看原文本刊更多论文

全静态16Kb大块CMOS RAM

将介绍用于设计具有6晶体管单元的全静态16Kb大块CMOS RAM的共面si栅极CMOS工艺。RAM的典型访问时间为95ns，功耗为200mW，待机功率为1μW。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

1980 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量