{"title":"Дослідження характеристик логічного елемента \"Провідне І\" як пришвидшувача операцій додавання у процесорах шифрування даних","authors":"А. Я. Давлетова","doi":"10.36930/40320210","DOIUrl":null,"url":null,"abstract":"Проаналізовано характеристики апаратної та часової складностей базових, двоходових, логічних елементів, що є основою для проектування складних цифрових пристроїв, компонентів обчислювальних засобів, спецпроцесорів аналого-цифрового та цифрового опрацювання сигналів. Встановлено, що найскладнішою мікроелектронною реалізацією характеризується логічний елемент \"Виключне АБО\", що відповідно зумовлює високу часову затримку виконання арифметико-логічних операцій. Запропоновано спрощення структури та мікроелектронної реалізації логічного елемента \"Виключне АБО\". Реалізовано логічний елемент \"Провідне І\" на трьох логічних елементах І-НЕ та АБО, що виконує функцію логічного елемента \"Виключне АБО\". Це забезпечує зменшення апаратної складності у 2-3 рази. Використання емітерно-зв'язаної логіки (ЕЗЛ) (англ. Emitter Coupled Logic, ECL) передбачає наявність транзисторів на виходах логічних елементів та дає змогу об'єднувати їх виходи без втрати функцій. Це сприяє підвищенню швидкодії спрацювання за 1 мікротакт, тобто у 3 рази, порівняно з класичною реалізацією логічного елемента \"Виключне АБО\". Використання логічного елемента \"Провідне І\", як компоненти однорозрядних суматорів, дасть змогу підвищити їх продуктивність. Запропоновано вдосконалення однорозрядних неповних та повних двійкових суматорів, на підставі оптимізованого логічного елемента \"Провідне І\". Подано розрахунки та побудовано графіки оцінок часової та апаратної складностей запропонованих схемотехнічних рішень суматорів. Наведені діаграми ілюструють підвищення швидкодії та спрощення структури поданих базових компонентів процесорів порівняно з відомими. Визначено широку сферу застосування розроблених пришвидшувачів: у системах захисту інформації, багаторозрядних комбінаційних та пірамідальних суматорах з пришвидшеними переносами, пристроїв сортування двійкових чисел, визначення Хемінгової віддалі між сигналами та багато інших. У задачах шифрування даних швидкодія спецпроцесора принципово залежить від швидкодії його компонентів, а заміна операцій множення багаторозрядних чисел операціями додавання, з використанням теоретико-числового базису (ТЧБ) Радемахера-Крестенсона, на етапах генерації ключів, шифрування та дешифрування дає змогу значно зменшити часову складність залежно від розрядності параметрів алгоритмів шифрування.","PeriodicalId":33529,"journal":{"name":"Naukovii visnik NLTU Ukrayini","volume":null,"pages":null},"PeriodicalIF":0.0000,"publicationDate":"2022-04-28","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":"0","resultStr":null,"platform":"Semanticscholar","paperid":null,"PeriodicalName":"Naukovii visnik NLTU Ukrayini","FirstCategoryId":"1085","ListUrlMain":"https://doi.org/10.36930/40320210","RegionNum":0,"RegionCategory":null,"ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":null,"EPubDate":"","PubModel":"","JCR":"","JCRName":"","Score":null,"Total":0}
Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних
Проаналізовано характеристики апаратної та часової складностей базових, двоходових, логічних елементів, що є основою для проектування складних цифрових пристроїв, компонентів обчислювальних засобів, спецпроцесорів аналого-цифрового та цифрового опрацювання сигналів. Встановлено, що найскладнішою мікроелектронною реалізацією характеризується логічний елемент "Виключне АБО", що відповідно зумовлює високу часову затримку виконання арифметико-логічних операцій. Запропоновано спрощення структури та мікроелектронної реалізації логічного елемента "Виключне АБО". Реалізовано логічний елемент "Провідне І" на трьох логічних елементах І-НЕ та АБО, що виконує функцію логічного елемента "Виключне АБО". Це забезпечує зменшення апаратної складності у 2-3 рази. Використання емітерно-зв'язаної логіки (ЕЗЛ) (англ. Emitter Coupled Logic, ECL) передбачає наявність транзисторів на виходах логічних елементів та дає змогу об'єднувати їх виходи без втрати функцій. Це сприяє підвищенню швидкодії спрацювання за 1 мікротакт, тобто у 3 рази, порівняно з класичною реалізацією логічного елемента "Виключне АБО". Використання логічного елемента "Провідне І", як компоненти однорозрядних суматорів, дасть змогу підвищити їх продуктивність. Запропоновано вдосконалення однорозрядних неповних та повних двійкових суматорів, на підставі оптимізованого логічного елемента "Провідне І". Подано розрахунки та побудовано графіки оцінок часової та апаратної складностей запропонованих схемотехнічних рішень суматорів. Наведені діаграми ілюструють підвищення швидкодії та спрощення структури поданих базових компонентів процесорів порівняно з відомими. Визначено широку сферу застосування розроблених пришвидшувачів: у системах захисту інформації, багаторозрядних комбінаційних та пірамідальних суматорах з пришвидшеними переносами, пристроїв сортування двійкових чисел, визначення Хемінгової віддалі між сигналами та багато інших. У задачах шифрування даних швидкодія спецпроцесора принципово залежить від швидкодії його компонентів, а заміна операцій множення багаторозрядних чисел операціями додавання, з використанням теоретико-числового базису (ТЧБ) Радемахера-Крестенсона, на етапах генерації ключів, шифрування та дешифрування дає змогу значно зменшити часову складність залежно від розрядності параметрів алгоритмів шифрування.