José Cruz Núñez-Pérez, Miguel Angel Estudillo-Valdez, Andrés Calvillo-Téllez
{"title":"具有可重构载波的CSK混沌调制方案的FPGA仿真","authors":"José Cruz Núñez-Pérez, Miguel Angel Estudillo-Valdez, Andrés Calvillo-Téllez","doi":"10.29057/icbi.v11iespecial2.10849","DOIUrl":null,"url":null,"abstract":"En este artículo se presenta una arquitectura para un transmisor-receptor con modulación caótica CSK y sincronización hamiltoniana. Las portadoras utilizadas se generaron utilizando un oscilador que imita el comportamiento de múltiples osciladores caóticos. Para este caso se generaron 6 osciladores caóticos, 3 de ellos en tres dimensiones (3D) y los otros 3 en cuatro dimensiones (4D). La arquitectura fue diseñada para una tarjeta FPGA Artix7-AC701 con chip xc7a200tfbg676. La aritmética binaria es de 32 bits, 1 bit para el signo, 21 para la parte entera y 10 para la parte fraccionaria. Por otro lado, el método numérico implementado a fin de no superar los recursos lógicos del chip FPGA fue el de punto medio, con el cual se consiguió generar las formas de onda de diversos osciladores caóticos sin divergencia en las trayectorias. La principal contribución de esta investigación es una metodología de sincronización con portadoras variables en el tiempo, cada variación corresponde a un oscilador distinto ya sea tridimensional o en hiperplano.","PeriodicalId":476815,"journal":{"name":"PÄDI boletín científico de ciencias básicas e ingenierías del ICBI","volume":"25 1","pages":"0"},"PeriodicalIF":0.0000,"publicationDate":"2023-09-11","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":"0","resultStr":"{\"title\":\"Emulación en FPGA de un Esquema de Modulación Caótica CSK con Portadoras Reconfigurables\",\"authors\":\"José Cruz Núñez-Pérez, Miguel Angel Estudillo-Valdez, Andrés Calvillo-Téllez\",\"doi\":\"10.29057/icbi.v11iespecial2.10849\",\"DOIUrl\":null,\"url\":null,\"abstract\":\"En este artículo se presenta una arquitectura para un transmisor-receptor con modulación caótica CSK y sincronización hamiltoniana. Las portadoras utilizadas se generaron utilizando un oscilador que imita el comportamiento de múltiples osciladores caóticos. Para este caso se generaron 6 osciladores caóticos, 3 de ellos en tres dimensiones (3D) y los otros 3 en cuatro dimensiones (4D). La arquitectura fue diseñada para una tarjeta FPGA Artix7-AC701 con chip xc7a200tfbg676. La aritmética binaria es de 32 bits, 1 bit para el signo, 21 para la parte entera y 10 para la parte fraccionaria. Por otro lado, el método numérico implementado a fin de no superar los recursos lógicos del chip FPGA fue el de punto medio, con el cual se consiguió generar las formas de onda de diversos osciladores caóticos sin divergencia en las trayectorias. La principal contribución de esta investigación es una metodología de sincronización con portadoras variables en el tiempo, cada variación corresponde a un oscilador distinto ya sea tridimensional o en hiperplano.\",\"PeriodicalId\":476815,\"journal\":{\"name\":\"PÄDI boletín científico de ciencias básicas e ingenierías del ICBI\",\"volume\":\"25 1\",\"pages\":\"0\"},\"PeriodicalIF\":0.0000,\"publicationDate\":\"2023-09-11\",\"publicationTypes\":\"Journal Article\",\"fieldsOfStudy\":null,\"isOpenAccess\":false,\"openAccessPdf\":\"\",\"citationCount\":\"0\",\"resultStr\":null,\"platform\":\"Semanticscholar\",\"paperid\":null,\"PeriodicalName\":\"PÄDI boletín científico de ciencias básicas e ingenierías del ICBI\",\"FirstCategoryId\":\"1085\",\"ListUrlMain\":\"https://doi.org/10.29057/icbi.v11iespecial2.10849\",\"RegionNum\":0,\"RegionCategory\":null,\"ArticlePicture\":[],\"TitleCN\":null,\"AbstractTextCN\":null,\"PMCID\":null,\"EPubDate\":\"\",\"PubModel\":\"\",\"JCR\":\"\",\"JCRName\":\"\",\"Score\":null,\"Total\":0}","platform":"Semanticscholar","paperid":null,"PeriodicalName":"PÄDI boletín científico de ciencias básicas e ingenierías del ICBI","FirstCategoryId":"1085","ListUrlMain":"https://doi.org/10.29057/icbi.v11iespecial2.10849","RegionNum":0,"RegionCategory":null,"ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":null,"EPubDate":"","PubModel":"","JCR":"","JCRName":"","Score":null,"Total":0}
Emulación en FPGA de un Esquema de Modulación Caótica CSK con Portadoras Reconfigurables
En este artículo se presenta una arquitectura para un transmisor-receptor con modulación caótica CSK y sincronización hamiltoniana. Las portadoras utilizadas se generaron utilizando un oscilador que imita el comportamiento de múltiples osciladores caóticos. Para este caso se generaron 6 osciladores caóticos, 3 de ellos en tres dimensiones (3D) y los otros 3 en cuatro dimensiones (4D). La arquitectura fue diseñada para una tarjeta FPGA Artix7-AC701 con chip xc7a200tfbg676. La aritmética binaria es de 32 bits, 1 bit para el signo, 21 para la parte entera y 10 para la parte fraccionaria. Por otro lado, el método numérico implementado a fin de no superar los recursos lógicos del chip FPGA fue el de punto medio, con el cual se consiguió generar las formas de onda de diversos osciladores caóticos sin divergencia en las trayectorias. La principal contribución de esta investigación es una metodología de sincronización con portadoras variables en el tiempo, cada variación corresponde a un oscilador distinto ya sea tridimensional o en hiperplano.