并行机器互连网络性能分析

Anais do III Simpósio Brasileiro de Arquitetura de Computadores e Processamento Paralelo (SBAC-PP 1990) Pub Date : 1990-11-07 DOI:10.5753/sbac-pad.1990.23128

Gerson Bronstein, A. Cruz, O. C. Duarte

{"title":"并行机器互连网络性能分析","authors":"Gerson Bronstein, A. Cruz, O. C. Duarte","doi":"10.5753/sbac-pad.1990.23128","DOIUrl":null,"url":null,"abstract":"O desempenho de sistemas de processamento paralelo com dezenas, ou até centenas de processadores depende do mecanismo de comunicação entre processadores utilizado. As redes de interconexão surgem como uma solução atraente, pois apresentam custo e desempenho satisfatórios quando comparadas a outras soluções. Este trabalho apresenta os resultados obtidos, através de simulação, para o desempenho de diversas estruturas de elementos comutadores (chaves) utilizados na construção de redes de interconexão. Estes resultados são discutidos e analisados e servirão para a definição da estrutura de chave a ser utilizada no MULTIPLUS , uma máquina paralela de alto desempenho que está sendo desenvolvida no Núcleo de Computação Eletrônica (NCE) da UFRJ.","PeriodicalId":388504,"journal":{"name":"Anais do III Simpósio Brasileiro de Arquitetura de Computadores e Processamento Paralelo (SBAC-PP 1990)","volume":"18 1","pages":"0"},"PeriodicalIF":0.0000,"publicationDate":"1990-11-07","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":"1","resultStr":"{\"title\":\"Análise do Desempenho de Redes de Interconexão para Máquinas Paralelas\",\"authors\":\"Gerson Bronstein, A. Cruz, O. C. Duarte\",\"doi\":\"10.5753/sbac-pad.1990.23128\",\"DOIUrl\":null,\"url\":null,\"abstract\":\"O desempenho de sistemas de processamento paralelo com dezenas, ou até centenas de processadores depende do mecanismo de comunicação entre processadores utilizado. As redes de interconexão surgem como uma solução atraente, pois apresentam custo e desempenho satisfatórios quando comparadas a outras soluções. Este trabalho apresenta os resultados obtidos, através de simulação, para o desempenho de diversas estruturas de elementos comutadores (chaves) utilizados na construção de redes de interconexão. Estes resultados são discutidos e analisados e servirão para a definição da estrutura de chave a ser utilizada no MULTIPLUS , uma máquina paralela de alto desempenho que está sendo desenvolvida no Núcleo de Computação Eletrônica (NCE) da UFRJ.\",\"PeriodicalId\":388504,\"journal\":{\"name\":\"Anais do III Simpósio Brasileiro de Arquitetura de Computadores e Processamento Paralelo (SBAC-PP 1990)\",\"volume\":\"18 1\",\"pages\":\"0\"},\"PeriodicalIF\":0.0000,\"publicationDate\":\"1990-11-07\",\"publicationTypes\":\"Journal Article\",\"fieldsOfStudy\":null,\"isOpenAccess\":false,\"openAccessPdf\":\"\",\"citationCount\":\"1\",\"resultStr\":null,\"platform\":\"Semanticscholar\",\"paperid\":null,\"PeriodicalName\":\"Anais do III Simpósio Brasileiro de Arquitetura de Computadores e Processamento Paralelo (SBAC-PP 1990)\",\"FirstCategoryId\":\"1085\",\"ListUrlMain\":\"https://doi.org/10.5753/sbac-pad.1990.23128\",\"RegionNum\":0,\"RegionCategory\":null,\"ArticlePicture\":[],\"TitleCN\":null,\"AbstractTextCN\":null,\"PMCID\":null,\"EPubDate\":\"\",\"PubModel\":\"\",\"JCR\":\"\",\"JCRName\":\"\",\"Score\":null,\"Total\":0}","platform":"Semanticscholar","paperid":null,"PeriodicalName":"Anais do III Simpósio Brasileiro de Arquitetura de Computadores e Processamento Paralelo (SBAC-PP 1990)","FirstCategoryId":"1085","ListUrlMain":"https://doi.org/10.5753/sbac-pad.1990.23128","RegionNum":0,"RegionCategory":null,"ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":null,"EPubDate":"","PubModel":"","JCR":"","JCRName":"","Score":null,"Total":0}

引用次数: 1

摘要

具有数十个甚至数百个处理器的并行处理系统的性能取决于所使用的处理器之间的通信机制。互连网络是一种有吸引力的解决方案，因为与其他解决方案相比，它们具有令人满意的成本和性能。本文介绍了在互连网络建设中使用的各种开关元件结构(开关)的性能仿真结果。对这些结果进行了讨论和分析，并将用于定义MULTIPLUS中使用的关键结构，MULTIPLUS是UFRJ电子计算中心(NCE)正在开发的高性能并行机器。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

查看原文本刊更多论文

Análise do Desempenho de Redes de Interconexão para Máquinas Paralelas

O desempenho de sistemas de processamento paralelo com dezenas, ou até centenas de processadores depende do mecanismo de comunicação entre processadores utilizado. As redes de interconexão surgem como uma solução atraente, pois apresentam custo e desempenho satisfatórios quando comparadas a outras soluções. Este trabalho apresenta os resultados obtidos, através de simulação, para o desempenho de diversas estruturas de elementos comutadores (chaves) utilizados na construção de redes de interconexão. Estes resultados são discutidos e analisados e servirão para a definição da estrutura de chave a ser utilizada no MULTIPLUS , uma máquina paralela de alto desempenho que está sendo desenvolvida no Núcleo de Computação Eletrônica (NCE) da UFRJ.

求助全文

通过发布文献求助，成功后即可免费获取论文全文。去求助

来源期刊

Anais do III Simpósio Brasileiro de Arquitetura de Computadores e Processamento Paralelo (SBAC-PP 1990)

自引率

0.00%

发文量