DTSD:具有混合执行机制的体系结构

Anais do IX Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2008) Pub Date : 2008-10-29 DOI:10.5753/wscad.2008.17666

Fernando Emílio Leite de Almeida, A. F. D. Souza, Edilberto Fernandes

{"title":"DTSD:具有混合执行机制的体系结构","authors":"Fernando Emílio Leite de Almeida, A. F. D. Souza, Edilberto Fernandes","doi":"10.5753/wscad.2008.17666","DOIUrl":null,"url":null,"abstract":"Este trabalho apresenta a Dynamically Trace Scheduling Dataflow (DTSD), uma arquitetura híbrida que executa código em dois modos distintos: de fluxo de controle e de fluxo de dados (control-flow/dataflow). Máquinas DTSD incluem: um processador primário que executa instruções escalares de forma tradicional (fluxo de controle); uma unidade que traduz dinamicamente trechos de código escalar em blocos de instruções Explicit Data Graph Execution; e um processador Dataflow que executa estes blocos segundo o fluxo de dados. Esta nova arquitetura foi avaliada experimentalmente: implementamos um simulador DTSD com substrato Simplescalar, e empregamos um ambiente de simulação da arquitetura Super Escalar Alpha 21264 em análise comparativa. Nossos resultados experimentais mostraram que, em média, o desempenho da arquitetura DTSD supera o de uma Super Escalar equivalente em 183%.","PeriodicalId":285098,"journal":{"name":"Anais do IX Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2008)","volume":"1 1","pages":"0"},"PeriodicalIF":0.0000,"publicationDate":"2008-10-29","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":"0","resultStr":"{\"title\":\"DTSD: Uma Arquitetura com Mecanismo Híbrido de Execução\",\"authors\":\"Fernando Emílio Leite de Almeida, A. F. D. Souza, Edilberto Fernandes\",\"doi\":\"10.5753/wscad.2008.17666\",\"DOIUrl\":null,\"url\":null,\"abstract\":\"Este trabalho apresenta a Dynamically Trace Scheduling Dataflow (DTSD), uma arquitetura híbrida que executa código em dois modos distintos: de fluxo de controle e de fluxo de dados (control-flow/dataflow). Máquinas DTSD incluem: um processador primário que executa instruções escalares de forma tradicional (fluxo de controle); uma unidade que traduz dinamicamente trechos de código escalar em blocos de instruções Explicit Data Graph Execution; e um processador Dataflow que executa estes blocos segundo o fluxo de dados. Esta nova arquitetura foi avaliada experimentalmente: implementamos um simulador DTSD com substrato Simplescalar, e empregamos um ambiente de simulação da arquitetura Super Escalar Alpha 21264 em análise comparativa. Nossos resultados experimentais mostraram que, em média, o desempenho da arquitetura DTSD supera o de uma Super Escalar equivalente em 183%.\",\"PeriodicalId\":285098,\"journal\":{\"name\":\"Anais do IX Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2008)\",\"volume\":\"1 1\",\"pages\":\"0\"},\"PeriodicalIF\":0.0000,\"publicationDate\":\"2008-10-29\",\"publicationTypes\":\"Journal Article\",\"fieldsOfStudy\":null,\"isOpenAccess\":false,\"openAccessPdf\":\"\",\"citationCount\":\"0\",\"resultStr\":null,\"platform\":\"Semanticscholar\",\"paperid\":null,\"PeriodicalName\":\"Anais do IX Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2008)\",\"FirstCategoryId\":\"1085\",\"ListUrlMain\":\"https://doi.org/10.5753/wscad.2008.17666\",\"RegionNum\":0,\"RegionCategory\":null,\"ArticlePicture\":[],\"TitleCN\":null,\"AbstractTextCN\":null,\"PMCID\":null,\"EPubDate\":\"\",\"PubModel\":\"\",\"JCR\":\"\",\"JCRName\":\"\",\"Score\":null,\"Total\":0}","platform":"Semanticscholar","paperid":null,"PeriodicalName":"Anais do IX Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2008)","FirstCategoryId":"1085","ListUrlMain":"https://doi.org/10.5753/wscad.2008.17666","RegionNum":0,"RegionCategory":null,"ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":null,"EPubDate":"","PubModel":"","JCR":"","JCRName":"","Score":null,"Total":0}

引用次数: 0

摘要

本文提出了动态跟踪调度数据流(DTSD)，这是一种混合架构，以两种不同的模式执行代码:控制流和数据流。DTSD机器包括:以传统方式执行标量指令的主处理器(控制流);动态将标量代码片段转换为显式数据图执行指令块的单元;以及根据数据流执行这些块的数据流处理器。对这种新体系结构进行了实验评价:我们实现了一个带有单纯标量衬底的DTSD模拟器，并采用了超标量Alpha 21264体系结构的仿真环境进行对比分析。实验结果表明，DTSD架构的性能平均比等效超标量架构高出183%。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

查看原文本刊更多论文

DTSD: Uma Arquitetura com Mecanismo Híbrido de Execução

Este trabalho apresenta a Dynamically Trace Scheduling Dataflow (DTSD), uma arquitetura híbrida que executa código em dois modos distintos: de fluxo de controle e de fluxo de dados (control-flow/dataflow). Máquinas DTSD incluem: um processador primário que executa instruções escalares de forma tradicional (fluxo de controle); uma unidade que traduz dinamicamente trechos de código escalar em blocos de instruções Explicit Data Graph Execution; e um processador Dataflow que executa estes blocos segundo o fluxo de dados. Esta nova arquitetura foi avaliada experimentalmente: implementamos um simulador DTSD com substrato Simplescalar, e empregamos um ambiente de simulação da arquitetura Super Escalar Alpha 21264 em análise comparativa. Nossos resultados experimentais mostraram que, em média, o desempenho da arquitetura DTSD supera o de uma Super Escalar equivalente em 183%.

求助全文

通过发布文献求助，成功后即可免费获取论文全文。去求助

来源期刊

Anais do IX Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2008)

自引率

0.00%

发文量