SHA-1算法专用处理器

C. E. Santos Júnior, Marcelo A. C. Fernandes
{"title":"SHA-1算法专用处理器","authors":"C. E. Santos Júnior, Marcelo A. C. Fernandes","doi":"10.5753/sbseg.2017.19489","DOIUrl":null,"url":null,"abstract":"Este trabalho propõe um hardware de aplicação específica (Application-Specific System Processor, ASSP) para o algoritmo Secure Hash Algorithm 1 (SHA-1). O hardware proposto foi implementado em uma Field Programmable Gate Array (FPGA) Xilinx Virtex 6 xc6vlx240t1ff1156. O tempo de processamento (throughput) e a área ocupada foram analisados para várias implementações em instâncias paralelas do algoritmo de hash. Os resultados mostraram que o hardware proposto para o SHA1 alcançou um throughput de 0, 644Gbps para umaúnica instância e um pouco maior que 28Gbps para 48 instâncias em umúnico FPGA. Várias aplicações como, recuperação de senha, validação de senha e verificação de integridade de grande volume de dados podem ser executadas de forma eficiente e rápida com um ASSP para o SHA1.","PeriodicalId":322419,"journal":{"name":"Anais do XVII Simpósio Brasileiro de Segurança da Informação e de Sistemas Computacionais (SBSeg 2017)","volume":"1 1","pages":"0"},"PeriodicalIF":0.0000,"publicationDate":"2017-11-06","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":"0","resultStr":"{\"title\":\"Processador de Uso Específico para o Algoritmo SHA-1\",\"authors\":\"C. E. Santos Júnior, Marcelo A. C. Fernandes\",\"doi\":\"10.5753/sbseg.2017.19489\",\"DOIUrl\":null,\"url\":null,\"abstract\":\"Este trabalho propõe um hardware de aplicação específica (Application-Specific System Processor, ASSP) para o algoritmo Secure Hash Algorithm 1 (SHA-1). O hardware proposto foi implementado em uma Field Programmable Gate Array (FPGA) Xilinx Virtex 6 xc6vlx240t1ff1156. O tempo de processamento (throughput) e a área ocupada foram analisados para várias implementações em instâncias paralelas do algoritmo de hash. Os resultados mostraram que o hardware proposto para o SHA1 alcançou um throughput de 0, 644Gbps para umaúnica instância e um pouco maior que 28Gbps para 48 instâncias em umúnico FPGA. Várias aplicações como, recuperação de senha, validação de senha e verificação de integridade de grande volume de dados podem ser executadas de forma eficiente e rápida com um ASSP para o SHA1.\",\"PeriodicalId\":322419,\"journal\":{\"name\":\"Anais do XVII Simpósio Brasileiro de Segurança da Informação e de Sistemas Computacionais (SBSeg 2017)\",\"volume\":\"1 1\",\"pages\":\"0\"},\"PeriodicalIF\":0.0000,\"publicationDate\":\"2017-11-06\",\"publicationTypes\":\"Journal Article\",\"fieldsOfStudy\":null,\"isOpenAccess\":false,\"openAccessPdf\":\"\",\"citationCount\":\"0\",\"resultStr\":null,\"platform\":\"Semanticscholar\",\"paperid\":null,\"PeriodicalName\":\"Anais do XVII Simpósio Brasileiro de Segurança da Informação e de Sistemas Computacionais (SBSeg 2017)\",\"FirstCategoryId\":\"1085\",\"ListUrlMain\":\"https://doi.org/10.5753/sbseg.2017.19489\",\"RegionNum\":0,\"RegionCategory\":null,\"ArticlePicture\":[],\"TitleCN\":null,\"AbstractTextCN\":null,\"PMCID\":null,\"EPubDate\":\"\",\"PubModel\":\"\",\"JCR\":\"\",\"JCRName\":\"\",\"Score\":null,\"Total\":0}","platform":"Semanticscholar","paperid":null,"PeriodicalName":"Anais do XVII Simpósio Brasileiro de Segurança da Informação e de Sistemas Computacionais (SBSeg 2017)","FirstCategoryId":"1085","ListUrlMain":"https://doi.org/10.5753/sbseg.2017.19489","RegionNum":0,"RegionCategory":null,"ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":null,"EPubDate":"","PubModel":"","JCR":"","JCRName":"","Score":null,"Total":0}
引用次数: 0

摘要

本文提出了一种安全哈希算法1 (SHA-1)的特定应用硬件(ASSP)。提出的硬件是在现场可编程门阵列(FPGA) Xilinx Virtex 6 xc6vlx240t1ff1156上实现的。分析了哈希算法在并行实例中的各种实现的处理时间(吞吐量)和占用面积。结果表明,所提出的SHA1硬件在单个实例上的吞吐量为0.644 gbps,在单个FPGA上的48个实例的吞吐量略高于28Gbps。使用SHA1的ASSP可以高效、快速地执行密码恢复、密码验证、大数据完整性检查等各种应用程序。
本文章由计算机程序翻译,如有差异,请以英文原文为准。
Processador de Uso Específico para o Algoritmo SHA-1
Este trabalho propõe um hardware de aplicação específica (Application-Specific System Processor, ASSP) para o algoritmo Secure Hash Algorithm 1 (SHA-1). O hardware proposto foi implementado em uma Field Programmable Gate Array (FPGA) Xilinx Virtex 6 xc6vlx240t1ff1156. O tempo de processamento (throughput) e a área ocupada foram analisados para várias implementações em instâncias paralelas do algoritmo de hash. Os resultados mostraram que o hardware proposto para o SHA1 alcançou um throughput de 0, 644Gbps para umaúnica instância e um pouco maior que 28Gbps para 48 instâncias em umúnico FPGA. Várias aplicações como, recuperação de senha, validação de senha e verificação de integridade de grande volume de dados podem ser executadas de forma eficiente e rápida com um ASSP para o SHA1.
求助全文
通过发布文献求助,成功后即可免费获取论文全文。 去求助
来源期刊
自引率
0.00%
发文量
0
×
引用
GB/T 7714-2015
复制
MLA
复制
APA
复制
导出至
BibTeX EndNote RefMan NoteFirst NoteExpress
×
提示
您的信息不完整,为了账户安全,请先补充。
现在去补充
×
提示
您因"违规操作"
具体请查看互助需知
我知道了
×
提示
确定
请完成安全验证×
copy
已复制链接
快去分享给好友吧!
我知道了
右上角分享
点击右上角分享
0
联系我们:info@booksci.cn Book学术提供免费学术资源搜索服务,方便国内外学者检索中英文文献。致力于提供最便捷和优质的服务体验。 Copyright © 2023 布克学术 All rights reserved.
京ICP备2023020795号-1
ghs 京公网安备 11010802042870号
Book学术文献互助
Book学术文献互助群
群 号:481959085
Book学术官方微信