Design a piplined math processor, doubling its speed and implementing it on FPGA

ةصلاخلا ةي ل مادختيساب بييبانلأا طيخ بوليسأب ييضاير جلايعم ميميصت ميت صيحبلا اذيا ييف VHDL ) ايكاحم ليمع ميت صييح ، ايعملل ايكاحملا جماينرب مادختيساب جل ISE10.1 ، ذي فِن ااديعب ِ ةيقاقر ريلع FPGA ةيحول يييف SPARTAN3E مييت صييح ذفنملا مادختساب ميمصتلا طيقست USB ةييلمع متيت صييحب نيتتقتيملا ايمهيتركاذو زاعيلإا ليلحتو بلج يلجس نم ٌّ لك ممّصِ . ٌّ ّ ِ ادختسا اهسفن ةضبنلا للاخ هسفن عقوملا رلع ةباتكلاو ءارقلا ري ل )ةيباتكلل ىريخلأاو ءاريقلل ةيضبنلا يتفاح ىدحإ م ذفنم مادختسا مت دقو ،جلاعملا ةعرس دايز JTAG جلايعملل ةيسيلرلا ركاذيلا ييف ةينونخملا ازايعيياو اينايبلا صيدحتل ركاذييلا وييتحت .ةييبقارم رييلاد مادختييسا تيييري نييع جلاييعملل ةييسيلرلا ايينايبلا صيدييحتل ييصخم امادييحم نيذييفنم رييلع نيم ِّ لك ءانب مت ذيفنتلا ةعرس دايز ر لو .اهنم ازاعيياو انايبلا ءارقل صخم يناثلاو اهيف ةنونخملا ازاعيياو ِّ ي صيحب زاعيلإا ذيفنتو ليلحت يتدحو نكم .زٍاوتم لٍكشب ايلمعلا عيمج ذيفنت ٍ ٍ يا ااذيفنتب جلاعملا موقي يتلا ايلمعلا ددع نإ 03 ةيلمع لمشتو اودلا رذجلاو دلانلا عطقلا لاودو ةيثلثملا ل ددع نم .نيتيزاوتملا ريودتلاو فيحنتلا يتيلمعو لقنلا ايلمعو ةنراقملا رلاودو تطنملاو باسحلا ايلمعو ،يعيبرتلا ِ ِ نيب حوارتت ةيضايرلا لاودلا اهجاتحت يتلا اضبنلا 71 30 كانا ةضبن لك دعب مث ،جارخإ لوم رلع لوصحلل ةضبن نع جارخإ حرطلاو عمجلا لثم ةيقطنملاو ةيضايرلا ايلمعلا امم . رمتسمو ةلسلستم لاودلا ياخدإ ميق نوكت امد .جارخلإا رلع لوصحلل دحاو ةضبن رلإ جاتحتف )خلا .... برضلاو وا ةممصملا ةقاقرلا لي شتل ددرت رلعا نا 700,333 يا ةقاقرلا ةيجاتنا نا ا ،نترا اكيم 700,333 MFlops . ذفنم مادختسا مت بوساحلا ةشاش رلع جلاعملا اجارخإ عيمج رع ر لو VGA جلايعملا اذهل يلكلا ميمصتلا ، ل تسا 83 % ذفنمب هطبر دنع VGA مجح نم لا ةحول رلع دوجوملا ةقاقر SPARTAN3E .