并行时钟:用于10GHz SoC的多相时钟网络

2004 IEEE International Solid-State Circuits Conference (IEEE Cat. No.04CH37519) Pub Date : 2004-09-13 DOI:10.1109/ISSCC.2004.1332735

K. Nose, M. Mizuno

引用次数: 5

摘要

使用并行时钟可以实现工作在10GHz和多频ip核的soc。采用2.5GHz 4相并行时钟，斜降电路和多相触发器成功地工作在10GHz。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

查看原文本刊更多论文

Parallel clocking: a multi-phase clock-network for 10GHz SoC

The realization of SoCs operating at 10GHz and multiple frequency IP-cores is possible using parallel clocking. With 2.5GHz 4-phase parallel clocking, the skew reduction circuits and multi-phase flip-flops successfully operate at 10GHz.

求助全文

通过发布文献求助，成功后即可免费获取论文全文。去求助

来源期刊

2004 IEEE International Solid-State Circuits Conference (IEEE Cat. No.04CH37519)

自引率

0.00%

发文量