Sílvio R. Fernandes, B. C. Oliveira, Miklécio Costa, Ivan Saraiva Silva
{"title":"IPNoSys:一种新的基于片上网络的并行架构","authors":"Sílvio R. Fernandes, B. C. Oliveira, Miklécio Costa, Ivan Saraiva Silva","doi":"10.5753/wscad.2008.17667","DOIUrl":null,"url":null,"abstract":"A tecnologia de integração tem avançado a ponto de transformar os processadores multi-core em uma realidade de mercado nos dias atuais. Nesse cenário, as redes de interconexão têm uma função essencial quando o número de núcleos de processamento cresce, uma vez que o uso de soluções baseadas em barramento torna-se impossível. Algumas soluções de interconexão têm sido empregadas, entretanto, são custosas em relação à área e potência dissipada. Este artigo apresenta uma solução utilizando redes em chip, não apenas como interconexão, mas também como sistema de processamento. Simulações mostraram que o tempo de execução na arquitetura proposta é 3,5 vezes menor que a mesma aplicação executada em uma plataforma virtual MP-SoC.","PeriodicalId":285098,"journal":{"name":"Anais do IX Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2008)","volume":"58 1","pages":"0"},"PeriodicalIF":0.0000,"publicationDate":"2008-10-29","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":"1","resultStr":"{\"title\":\"IPNoSys: uma nova arquitetura paralela baseada em redes em chip\",\"authors\":\"Sílvio R. Fernandes, B. C. Oliveira, Miklécio Costa, Ivan Saraiva Silva\",\"doi\":\"10.5753/wscad.2008.17667\",\"DOIUrl\":null,\"url\":null,\"abstract\":\"A tecnologia de integração tem avançado a ponto de transformar os processadores multi-core em uma realidade de mercado nos dias atuais. Nesse cenário, as redes de interconexão têm uma função essencial quando o número de núcleos de processamento cresce, uma vez que o uso de soluções baseadas em barramento torna-se impossível. Algumas soluções de interconexão têm sido empregadas, entretanto, são custosas em relação à área e potência dissipada. Este artigo apresenta uma solução utilizando redes em chip, não apenas como interconexão, mas também como sistema de processamento. Simulações mostraram que o tempo de execução na arquitetura proposta é 3,5 vezes menor que a mesma aplicação executada em uma plataforma virtual MP-SoC.\",\"PeriodicalId\":285098,\"journal\":{\"name\":\"Anais do IX Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2008)\",\"volume\":\"58 1\",\"pages\":\"0\"},\"PeriodicalIF\":0.0000,\"publicationDate\":\"2008-10-29\",\"publicationTypes\":\"Journal Article\",\"fieldsOfStudy\":null,\"isOpenAccess\":false,\"openAccessPdf\":\"\",\"citationCount\":\"1\",\"resultStr\":null,\"platform\":\"Semanticscholar\",\"paperid\":null,\"PeriodicalName\":\"Anais do IX Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2008)\",\"FirstCategoryId\":\"1085\",\"ListUrlMain\":\"https://doi.org/10.5753/wscad.2008.17667\",\"RegionNum\":0,\"RegionCategory\":null,\"ArticlePicture\":[],\"TitleCN\":null,\"AbstractTextCN\":null,\"PMCID\":null,\"EPubDate\":\"\",\"PubModel\":\"\",\"JCR\":\"\",\"JCRName\":\"\",\"Score\":null,\"Total\":0}","platform":"Semanticscholar","paperid":null,"PeriodicalName":"Anais do IX Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2008)","FirstCategoryId":"1085","ListUrlMain":"https://doi.org/10.5753/wscad.2008.17667","RegionNum":0,"RegionCategory":null,"ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":null,"EPubDate":"","PubModel":"","JCR":"","JCRName":"","Score":null,"Total":0}
IPNoSys: uma nova arquitetura paralela baseada em redes em chip
A tecnologia de integração tem avançado a ponto de transformar os processadores multi-core em uma realidade de mercado nos dias atuais. Nesse cenário, as redes de interconexão têm uma função essencial quando o número de núcleos de processamento cresce, uma vez que o uso de soluções baseadas em barramento torna-se impossível. Algumas soluções de interconexão têm sido empregadas, entretanto, são custosas em relação à área e potência dissipada. Este artigo apresenta uma solução utilizando redes em chip, não apenas como interconexão, mas também como sistema de processamento. Simulações mostraram que o tempo de execução na arquitetura proposta é 3,5 vezes menor que a mesma aplicação executada em uma plataforma virtual MP-SoC.