Carlos Marcelo Dias Pazos, Claúdia Ma. Ribeiro Azevedo, Márcia de Barros Correia
{"title":"将区间算术处理器配置为标量产品处理器的架构","authors":"Carlos Marcelo Dias Pazos, Claúdia Ma. Ribeiro Azevedo, Márcia de Barros Correia","doi":"10.5753/sbac-pad.1990.23108","DOIUrl":null,"url":null,"abstract":"Este trabalho apresenta um Processador de Aritmetica Intervalar que explora o paralelismo inerente as operações sobre intervalos. Este processador e reconfigurável para tratar operações de Produto Escalar com máxima exatidão usando técnicas da Aritmética Computacional Avançada. A implementação do processador é baseada em tecnologia Bit-Slice e microprogramação.","PeriodicalId":388504,"journal":{"name":"Anais do III Simpósio Brasileiro de Arquitetura de Computadores e Processamento Paralelo (SBAC-PP 1990)","volume":"29 1","pages":"0"},"PeriodicalIF":0.0000,"publicationDate":"1990-11-07","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":"0","resultStr":"{\"title\":\"Arquitetura de um Processador de Aritmética Intervalar Configurável como Processador de Produto Escalar\",\"authors\":\"Carlos Marcelo Dias Pazos, Claúdia Ma. Ribeiro Azevedo, Márcia de Barros Correia\",\"doi\":\"10.5753/sbac-pad.1990.23108\",\"DOIUrl\":null,\"url\":null,\"abstract\":\"Este trabalho apresenta um Processador de Aritmetica Intervalar que explora o paralelismo inerente as operações sobre intervalos. Este processador e reconfigurável para tratar operações de Produto Escalar com máxima exatidão usando técnicas da Aritmética Computacional Avançada. A implementação do processador é baseada em tecnologia Bit-Slice e microprogramação.\",\"PeriodicalId\":388504,\"journal\":{\"name\":\"Anais do III Simpósio Brasileiro de Arquitetura de Computadores e Processamento Paralelo (SBAC-PP 1990)\",\"volume\":\"29 1\",\"pages\":\"0\"},\"PeriodicalIF\":0.0000,\"publicationDate\":\"1990-11-07\",\"publicationTypes\":\"Journal Article\",\"fieldsOfStudy\":null,\"isOpenAccess\":false,\"openAccessPdf\":\"\",\"citationCount\":\"0\",\"resultStr\":null,\"platform\":\"Semanticscholar\",\"paperid\":null,\"PeriodicalName\":\"Anais do III Simpósio Brasileiro de Arquitetura de Computadores e Processamento Paralelo (SBAC-PP 1990)\",\"FirstCategoryId\":\"1085\",\"ListUrlMain\":\"https://doi.org/10.5753/sbac-pad.1990.23108\",\"RegionNum\":0,\"RegionCategory\":null,\"ArticlePicture\":[],\"TitleCN\":null,\"AbstractTextCN\":null,\"PMCID\":null,\"EPubDate\":\"\",\"PubModel\":\"\",\"JCR\":\"\",\"JCRName\":\"\",\"Score\":null,\"Total\":0}","platform":"Semanticscholar","paperid":null,"PeriodicalName":"Anais do III Simpósio Brasileiro de Arquitetura de Computadores e Processamento Paralelo (SBAC-PP 1990)","FirstCategoryId":"1085","ListUrlMain":"https://doi.org/10.5753/sbac-pad.1990.23108","RegionNum":0,"RegionCategory":null,"ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":null,"EPubDate":"","PubModel":"","JCR":"","JCRName":"","Score":null,"Total":0}
Arquitetura de um Processador de Aritmética Intervalar Configurável como Processador de Produto Escalar
Este trabalho apresenta um Processador de Aritmetica Intervalar que explora o paralelismo inerente as operações sobre intervalos. Este processador e reconfigurável para tratar operações de Produto Escalar com máxima exatidão usando técnicas da Aritmética Computacional Avançada. A implementação do processador é baseada em tecnologia Bit-Slice e microprogramação.