一种基于dsp的神经网络仿真并行架构

本文分析了神经网络模拟器必须具备的特性，为其设计提供了一种普遍有效的模块化方法。为神经网络模拟器提出的硬件结构是一种具有集中控制的多处理器公共总线结构。几个处理单元（PE）连接到公共总线，并包括DSP、工作存储器和用于访问公共总线的硬件通信接口。将特别关注体系结构必须具备的容错能力。更具体地说，本文将处理从连贯的知识状态恢复系统并对其进行重新配置的问题。最后，本文对体系结构的性能进行了分析，强调了定位和检测故障所需的诊断测试对性能的影响。