HARDWARE ARCHITECTURE OF THE DIGITAL PART OF EMI-RECEIVER BASED ON POLYPHASE FILTER BANK IN FPGA

Труды НИИР Pub Date : 2023-07-31 DOI:10.34832/niir.2023.13.2.005

В.К. Перхун, А.В. Тесленок, А.В. Гущин

引用次数: 0

Abstract

В статье предложена архитектура цифровой части измерительного приемника электромагнитных помех на основе полифазного банка фильтров согласно ГОСТ 30805.16.1.1. Приведен а количественная оценка используемых ресурсов в ПЛИС. The paper proposes an architecture of the digital part of EMI-receiver based on polyphase filter bank. The architecture corresponds to G O ST 16.1.1-2013. A quantitative estimation of the resources used in FPGAs is given.

查看原文本刊更多论文

基于 Fpga 多相滤波器组的电磁波接收器数字部分的硬件结构

论文根据 GOST 30805.16.1.1 提出了基于多相滤波器组的 EMI 接收器数字部分结构，并给出了 FPGA 所用资源的定量估算。论文提出了基于多相滤波器组的 EMI 接收器数字部分的架构。该架构符合 G O ST 16.1.1-2013。文中给出了 FPGA 所用资源的定量估算。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

Труды НИИР

自引率

0.00%

发文量