Méthodologie d'optimisation des processeurs embarqués. Une approche favorisant la réduction de la surface et de la consommation des processeurs embarqués

Abstract

Les processeurs a jeu d'instructions sont actuellement omnipresents dans les systemes sur puce (SoC : System on Chip). Des architectures dediees peuvent etre concues specifiquement pour un systeme. Toutefois, dans la majorite des cas, des processeurs generalistes sont employes afin de reduire le temps de conception et de mise sur le marche des systemes. L'utilisation de processeurs generalistes a cependant des inconvenients, comme la surface silicium occupee et son cout energetique. Cette inefficacite est en partie due a l'inadequation entre le jeu d'instructions des processeurs generiques et les besoins applicatifs. Cette inadequation est problematique lors de la conception de systemes embarques fortement contraints en surface et en consommation d'energie. Dans cet article nous proposons une methodologie permettant de reduire le jeu d'instructions du processeur et par voie de consequence sa complexite materielle afin de l'adapter au mieux aux besoins applicatifs. L'approche proposee a ete evaluee sur deux processeurs generalistes dont les architectures sont disponibles en open source. Les resultats obtenus demontrent que le gain moyen en ce qui concerne la surface et la consommation d'energie atteint en moyenne 20 % pour des implantations materielles sur cibles ASIC et FPGA.