A 800MT/s Multiprocessor Bus Interface With Strobe Centering Architecture

2006 IEEE Asian Solid-State Circuits Conference Pub Date : 2006-11-01 DOI:10.1109/ASSCC.2006.357937

H. Muljono, S. Rusu, K. Tian, M. Atria, M. Chan, Charlie Lin

引用次数: 0

Abstract

A 65 nm 1.2 V GTL bus interface achieves 800 MT/s 6.4 GB/S data rate in a 3-load multi-processor (MP) environment. To enable a 20% increase in data rate compared to previous design, it utilizes a staged driver, DLL controlled predriver, Tco compensation, data/strobe time shifter, high gain differential amplifier as well as advanced process, voltage and temperature (PVT) compensation design.

查看原文本刊更多论文

具有频闪定心结构的800MT/s多处理器总线接口

65 nm 1.2 V GTL总线接口在3负载多处理器(MP)环境下实现了800 MT/s 6.4 GB/ s的数据速率。为了使数据速率比以前的设计提高20%，它采用了分级驱动、DLL控制的预驱动、Tco补偿、数据/频门时移器、高增益差分放大器以及先进的工艺、电压和温度(PVT)补偿设计。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

2006 IEEE Asian Solid-State Circuits Conference

自引率

0.00%

发文量