МЕТОД ЗМЕНШЕННЯ ЧИСЛА ЕЛЕМЕНТІВ LUT В СХЕМІ МІКРОПРОГРАМНОГО АВТОМАТУ МУРА

Abstract

В сучасних цифрових системах одним із найважливіших блоків є пристрій управління, який, як правило,  має послідовносну структуру. Для реалізації подібних схем часто використовують модель мікропрограмного автомата (МПА) Мура. А при реалізації цифрової системи в базисі мікросхем FPGA на етапі проектування схеми МПА виникає задача оптимізації характеристик його схеми. До цих характеристик відносяться апаратурні витрати (площа кристала, займана схемою МПА), швидкодія та потужність, що споживається. Методи вирішення цієї задачі залежать від особливостей МПА та елементного базису. Особливостями МПА Мура є: 1) наявність класів псевдоеквівалентних станів та 2) відсутність прямої залежності виходів від входів . Особливостями FPGA є: 1) наявність вбудованих блоків пам'яті EMB (embedded memory blocks), що конфігуруються, і 2) вкрай обмежена кількість входів елементів табличного типу LUT (look-up table). Метою даної роботи є розробка метода для зменшення числа елементів табличного типу в схемі МПА Мура, враховуючи як особливості МПА Мура, так і елементного базису, на якому виконується реалізація пристрою управління цифрової системи.   Запропоновано метод оптимізації витрат апаратури в схемі автомата Мура, яка реалізується в змішаному базисі елементів LUT і EMB. Метод заснований на використанні класів псевдоеквівалентних станів автомата Мура і його доцільно використовувати, якщо розробник схеми пристрою управління може використовувати лише обмежену кількість блоків EMB. Запропоновано представити код стану у вигляді конкатенації кодів класів станів і кодів елементів цих класів. Такий підхід зменшує вимоги до числа входів блоку EMB. Показані умови застосування запропонованого методу. Наведено приклад синтезу схеми автомата з застосуванням запропонованого методу.