CMOS/SOS 16-Bit Parallel Multiplier and Adder-Subtractor

ESSCIRC 80: 6th European Solid State Circuits Conference Pub Date : 1980-09-01 DOI:10.1109/ESSCIRC.1980.5468771

H. E. Oldham

引用次数: 0

Abstract

Two high performance CMOS/SOS devices for use in digital signal processing applications are described: a 16-bit parallel multiplier featuring a novel logic implementation and a 3 × 8-bit adder-subtractor circuit.

查看原文本刊更多论文

CMOS/SOS 16位并行乘法器和加减法器

描述了两种用于数字信号处理应用的高性能CMOS/SOS器件:具有新颖逻辑实现的16位并行乘法器和3 × 8位加减法器电路。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

ESSCIRC 80: 6th European Solid State Circuits Conference

自引率

0.00%

发文量