{"title":"Processador de Uso Específico para o Algoritmo SHA-1","authors":"C. E. Santos Júnior, Marcelo A. C. Fernandes","doi":"10.5753/sbseg.2017.19489","DOIUrl":null,"url":null,"abstract":"Este trabalho propõe um hardware de aplicação específica (Application-Specific System Processor, ASSP) para o algoritmo Secure Hash Algorithm 1 (SHA-1). O hardware proposto foi implementado em uma Field Programmable Gate Array (FPGA) Xilinx Virtex 6 xc6vlx240t1ff1156. O tempo de processamento (throughput) e a área ocupada foram analisados para várias implementações em instâncias paralelas do algoritmo de hash. Os resultados mostraram que o hardware proposto para o SHA1 alcançou um throughput de 0, 644Gbps para umaúnica instância e um pouco maior que 28Gbps para 48 instâncias em umúnico FPGA. Várias aplicações como, recuperação de senha, validação de senha e verificação de integridade de grande volume de dados podem ser executadas de forma eficiente e rápida com um ASSP para o SHA1.","PeriodicalId":322419,"journal":{"name":"Anais do XVII Simpósio Brasileiro de Segurança da Informação e de Sistemas Computacionais (SBSeg 2017)","volume":"1 1","pages":"0"},"PeriodicalIF":0.0000,"publicationDate":"2017-11-06","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":"0","resultStr":null,"platform":"Semanticscholar","paperid":null,"PeriodicalName":"Anais do XVII Simpósio Brasileiro de Segurança da Informação e de Sistemas Computacionais (SBSeg 2017)","FirstCategoryId":"1085","ListUrlMain":"https://doi.org/10.5753/sbseg.2017.19489","RegionNum":0,"RegionCategory":null,"ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":null,"EPubDate":"","PubModel":"","JCR":"","JCRName":"","Score":null,"Total":0}
引用次数: 0
Abstract
Este trabalho propõe um hardware de aplicação específica (Application-Specific System Processor, ASSP) para o algoritmo Secure Hash Algorithm 1 (SHA-1). O hardware proposto foi implementado em uma Field Programmable Gate Array (FPGA) Xilinx Virtex 6 xc6vlx240t1ff1156. O tempo de processamento (throughput) e a área ocupada foram analisados para várias implementações em instâncias paralelas do algoritmo de hash. Os resultados mostraram que o hardware proposto para o SHA1 alcançou um throughput de 0, 644Gbps para umaúnica instância e um pouco maior que 28Gbps para 48 instâncias em umúnico FPGA. Várias aplicações como, recuperação de senha, validação de senha e verificação de integridade de grande volume de dados podem ser executadas de forma eficiente e rápida com um ASSP para o SHA1.