Avaliando DTM em Arquiteturas Superescalares Configuradas com Diferentes Larguras

Anais do II Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2001) Pub Date : 2001-09-10 DOI:10.5753/wscad.2001.19124

Amarildo T. da Costa, F. M. França, Eliseu M. C. Filho

{"title":"Avaliando DTM em Arquiteturas Superescalares Configuradas com Diferentes Larguras","authors":"Amarildo T. da Costa, F. M. França, Eliseu M. C. Filho","doi":"10.5753/wscad.2001.19124","DOIUrl":null,"url":null,"abstract":"Este trabalho avalia a exploração de redundância em nível de traços (seqüências de instruções dinâmicas) aplicada a processadores superescalares com diferentes larguras. A redundância existente em programas foi explorada através de um mecanismo de reuso denominado Dynamic Trace Memoization (DTM). Simulações considerando processadores configurados com diferentes larguras e incorporando o mecanismo DTM, identificaram para os programas do SPEC95: percentuais de reuso variando de 28% a 60% (média harmônica); percentuais de ganhos de performance variando de 6.3% a 25% (média harmônica); e que um processador superescalar com largura 4 e incorporando o mecanismo DTM produz ganhos de performance sobre o mesmo processador superescalar base com largura 8. Este último resultado fornece fortes indícios de que a exploração de redundância em nível de traços, apresenta-se como uma alternativa viável à opção de se aumentar as larguras dos processadores superescalares para a obtenção de um maior número de instruções executadas por ciclo de clock.","PeriodicalId":355276,"journal":{"name":"Anais do II Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2001)","volume":"8 1","pages":"0"},"PeriodicalIF":0.0000,"publicationDate":"2001-09-10","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":"0","resultStr":null,"platform":"Semanticscholar","paperid":null,"PeriodicalName":"Anais do II Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2001)","FirstCategoryId":"1085","ListUrlMain":"https://doi.org/10.5753/wscad.2001.19124","RegionNum":0,"RegionCategory":null,"ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":null,"EPubDate":"","PubModel":"","JCR":"","JCRName":"","Score":null,"Total":0}

引用次数: 0

Abstract

Este trabalho avalia a exploração de redundância em nível de traços (seqüências de instruções dinâmicas) aplicada a processadores superescalares com diferentes larguras. A redundância existente em programas foi explorada através de um mecanismo de reuso denominado Dynamic Trace Memoization (DTM). Simulações considerando processadores configurados com diferentes larguras e incorporando o mecanismo DTM, identificaram para os programas do SPEC95: percentuais de reuso variando de 28% a 60% (média harmônica); percentuais de ganhos de performance variando de 6.3% a 25% (média harmônica); e que um processador superescalar com largura 4 e incorporando o mecanismo DTM produz ganhos de performance sobre o mesmo processador superescalar base com largura 8. Este último resultado fornece fortes indícios de que a exploração de redundância em nível de traços, apresenta-se como uma alternativa viável à opção de se aumentar as larguras dos processadores superescalares para a obtenção de um maior número de instruções executadas por ciclo de clock.

查看原文本刊更多论文

评估不同宽度超标量体系结构中的DTM

本文评估了应用于不同宽度超标量处理器的轨迹级冗余(动态指令序列)的利用。通过一种称为动态跟踪记忆(DTM)的重用机制来利用程序中的冗余。仿真考虑了配置不同宽度的处理器，并结合了DTM机制，确定了SPEC95程序的重用率从28%到60%(谐波平均);性能增益百分比从6.3%到25%不等(谐波平均);一个4宽的超标量处理器，结合了DTM引擎，比相同的8宽的基超标量处理器产生性能增益。最后一个结果提供了强有力的证据，表明利用迹线级冗余是增加超标量处理器宽度的一种可行的替代方案，以获得每个时钟周期执行的更多指令。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

Anais do II Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2001)

自引率

0.00%

发文量