A 16 Bit Self-Testing Multiplier

ESSCIRC 80: 6th European Solid State Circuits Conference Pub Date : 1980-09-01 DOI:10.1109/ESSCIRC.1980.5468773

J. Rainard, Y. Vernay

引用次数: 0

Abstract

A single chip integrated multiplier working on 16 bit words dotted with two different operating modes (serial or parallel) and able to signal out any failure by means of an internal supervision system (for some 25% extra silicon area).

查看原文本刊更多论文

一个16位自测试倍增器

一个单芯片集成乘法器，工作在16位字上，有两种不同的工作模式(串行或并行)，并能够通过内部监控系统(约25%的额外硅面积)发出任何故障信号。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

ESSCIRC 80: 6th European Solid State Circuits Conference

自引率

0.00%

发文量