A Scaleable DSP System for ASIP Design

2006 IEEE Asian Solid-State Circuits Conference Pub Date : 2006-11-01 DOI:10.1109/ASSCC.2006.357889

Yanjun Zhang, Hu He, Zhixiong Zhou, Xu Yang, Yihe Sun

引用次数: 3

Abstract

This paper describes a scaleable DSP architecture for ASIP design and a retargetable compiler based on ORC. By configuring this architecture, designers can easily get the ASIP for one set of applications. A DSP named THUASDSP2004 is developed manually based on this architecture and the compiler can give a satisfied result.

查看原文本刊更多论文

面向ASIP设计的可扩展DSP系统

本文介绍了一种用于ASIP设计的可扩展DSP体系结构和一种基于ORC的可重定向编译器。通过配置这个体系结构，设计人员可以很容易地获得一组应用程序的ASIP。在此基础上手工开发了一个名为THUASDSP2004的DSP，编译器的编译效果令人满意。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

2006 IEEE Asian Solid-State Circuits Conference

自引率

0.00%

发文量