Challenges for sub-10 nm CMOS devices

2006 International Workshop on Nano CMOS Pub Date : 1900-01-01 DOI:10.1109/IWNC.2006.4570982

T. Mogami, H. Wakabayashi

引用次数: 8

Abstract

Scaling issues of nano-size MOSFETs will be discussed on the basis of sub-10 nm MOSFETs characteristics, which have been developed and confirmed switching characteristics. Understanding device limitations and developing new breakthrough technologies should be required to challenge sub-10-nm CMOS devices.

查看原文本刊更多论文

10纳米以下CMOS器件面临的挑战

我们将在10纳米以下的mosfet特性的基础上讨论纳米mosfet的缩放问题，这些mosfet已经开发并确定了开关特性。了解器件的局限性并开发新的突破性技术应该是挑战10纳米以下CMOS器件的必要条件。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

2006 International Workshop on Nano CMOS

自引率

0.00%

发文量