查看最新文献
订阅
分享
1366发文信息
历年影响因子
历年发表
投稿信息
Digest of Technical Papers. 2005 Symposium on VLSI Circuits, 2005. - 最新文献
An area-efficient PLL architecture in 90-nm CMOS
Pub Date : 2005-06-16 DOI: 10.1109/VLSIC.2005.1469330 P. LimGain-phase co-equalization for widely-used high-speed cables
Pub Date : 2005-06-16 DOI: 10.1109/VLSIC.2005.1469365 Y. Hidaka, Weixin Gai, H. Osone, Y. Koyanagi, J. Jiang, T. HorieNotice of Violation of IEEE Publication PrinciplesA multi-rate 9.953-12.5GHz 0.2μm SiGe BICMOS LC oscillator with -120dBc/Hz phase noise at 1MHz offset using a variable resistor based varactor
Pub Date : 2005-06-16 DOI: 10.1109/VLSIC.2005.1469367 A. Maxim
免责声明：
本页显示期刊或杂志信息，仅供参考学习，不是任何期刊杂志官网，不涉及出版事务，特此申明。如需出版一切事务需要用户自己向出版商联系核实。若本页展示内容有任何问题，请联系我们，邮箱：info@booksci.cn，我们会认真核实处理。
本页显示期刊或杂志信息，仅供参考学习，不是任何期刊杂志官网，不涉及出版事务，特此申明。如需出版一切事务需要用户自己向出版商联系核实。若本页展示内容有任何问题，请联系我们，邮箱：info@booksci.cn，我们会认真核实处理。
京公网安备 11010802042870号
