查看最新文献
订阅
分享
631发文信息
历年影响因子
历年发表
投稿信息
2018 IEEE 27th Asian Test Symposium (ATS) - 最新文献
A High Reliability FPGA Chip Identification Generator Based on PDLs
Pub Date : 2018-10-01 DOI: 10.1109/ATS.2018.00023 Kai Zhou, Huaguo Liang, Yue Jiang, Zhengfeng Huang, Maoxiang Yi, Xiumin Xu, Yao YaoCapture-Pattern-Control to Address the Fault Detection Degradation Problem of Multi-cycle Test in Logic BIST
Pub Date : 2018-10-01 DOI: 10.1109/ATS.2018.00038 Senling Wang, Tomoki Aono, Y. Higami, Hiroshi Takahashi, Hiroyuki Iwata, Yoichi Maeda, Jun MatsushimaHandling Clock-Domain Crossings in Dual Clock-Edge Logic for DFx Features
Pub Date : 2018-10-01 DOI: 10.1109/ATS.2018.00018 Amitava Majumdar, B. Jayadev
免责声明：
本页显示期刊或杂志信息，仅供参考学习，不是任何期刊杂志官网，不涉及出版事务，特此申明。如需出版一切事务需要用户自己向出版商联系核实。若本页展示内容有任何问题，请联系我们，邮箱：info@booksci.cn，我们会认真核实处理。
本页显示期刊或杂志信息，仅供参考学习，不是任何期刊杂志官网，不涉及出版事务，特此申明。如需出版一切事务需要用户自己向出版商联系核实。若本页展示内容有任何问题，请联系我们，邮箱：info@booksci.cn，我们会认真核实处理。
京公网安备 11010802042870号
