查看最新文献
订阅
分享
261发文信息
历年影响因子
历年发表
投稿信息
Proceedings. International Workshop on Memory Technology, Design and Testing (Cat. NO.97TB100159) - 最新文献
Memory array testing through a scannable configuration
Pub Date : 1997-08-11 DOI: 10.1109/MTDT.1997.619400 S. Yano, N. IshiuraA defect-tolerant DRAM employing a hierarchical redundancy scheme, built-in self-test and self-reconfiguration
Pub Date : 1997-08-11 DOI: 10.1109/MTDT.1997.619392 D. Niggemeyer, J. Otterstedt, M. RedekerFormal verification of memory arrays using symbolic trajectory evaluation
Pub Date : 1997-08-11 DOI: 10.1109/MTDT.1997.619393 Manish Pandey, R. Bryant
免责声明：
本页显示期刊或杂志信息，仅供参考学习，不是任何期刊杂志官网，不涉及出版事务，特此申明。如需出版一切事务需要用户自己向出版商联系核实。若本页展示内容有任何问题，请联系我们，邮箱：info@booksci.cn，我们会认真核实处理。
本页显示期刊或杂志信息，仅供参考学习，不是任何期刊杂志官网，不涉及出版事务，特此申明。如需出版一切事务需要用户自己向出版商联系核实。若本页展示内容有任何问题，请联系我们，邮箱：info@booksci.cn，我们会认真核实处理。
京公网安备 11010802042870号
