用于大规模并行架构的VLSI芯片组

1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1987.1157087

R. Grondalski

引用次数: 20

摘要

本文将描述两种用2μms CMOS制作的芯片。一个芯片包含32个处理器，每秒执行3.2亿次4位操作。另一个芯片是通信路由器，吞吐量为160mb /s。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

查看原文本刊更多论文

A VLSI chip set for a massively parallel architecture

This paper will described two chips fabricated in 2μms CMOS. One chip contains 32 processors, and performs 320 million 4bit operations/s. The other chip a communications router, is capable of a throughput of 160Mbytes/s.

求助全文

通过发布文献求助，成功后即可免费获取论文全文。去求助

来源期刊

1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量